-
公开(公告)号：CN102237270A
公开(公告)日：2011-11-09
申请号：CN201010167177.2
申请日：2010-04-23
Applicant: 联华电子股份有限公司
IPC: H01L21/28 , H01L21/336
Abstract: 一种金属栅极结构及其制造方法，此方法是先在半导体基底上形成具有高介电常数的栅介电层，接着在栅介电层上方形成第一含金属层，其中此第一含金属层具有远离栅介电层的表面。然后，对第一含金属层的上述表面进行表面处理，以提高此表面的含氮量。之后，在第一含金属层的上述表面上形成硅层。由于硅层是形成在含氮量高的表面上，因此可避免第一含金属层内的金属材料催化硅层的沉积，进而提升工艺良率。
-
公开(公告)号：CN106960846B
公开(公告)日：2020-07-28
申请号：CN201610018287.X
申请日：2016-01-12
Applicant: 联华电子股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明公开一种半导体元件及其制作方法，该半导体元件包含有一基底、一包含有一第一导电型态的第一阱区、一包含有一第二导电型态的第二阱区、一第一鳍片结构、以及一第二鳍片结构。该第一导电型态与该第二导电型态彼此互补。该基底包含有一第一半导体材料，该第一鳍片结构与该第二鳍片结构包含有该第一半导体材料与一第二半导体材料，且该第二半导体材料的一晶格常数大于该第一半导体材料的一晶格常数。该第一鳍片结构内的该第一半导体材料包含有一第一浓度，该第二鳍片结构内的该第一半导体材料包含有一第二浓度，且该第二浓度大于该第一浓度。
-
公开(公告)号：CN111435703A
公开(公告)日：2020-07-21
申请号：CN201910030827.X
申请日：2019-01-14
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种磁隧穿结装置及其形成方法，该磁隧穿结装置包含两个磁隧穿结元件以及一磁屏蔽层。两个磁隧穿结元件并排设置。磁屏蔽层设置于两个磁隧穿结元件之间。一种形成前述磁隧穿结装置的方法包含有下述步骤。首先，形成一层间层，其中层间层包含一磁屏蔽层。接着，蚀刻层间层，以形成凹槽于层间层中。接续，填入磁隧穿结元件于凹槽中。或者，一种形成前述磁隧穿结装置的方法包含有下述步骤。首先，形成一磁隧穿结层。之后，图案化磁隧穿结层，以形成磁隧穿结元件。而后，形成一层间层于磁隧穿结元件之间，其中层间层包含一磁屏蔽层。
-
公开(公告)号：CN106571383B
公开(公告)日：2020-04-28
申请号：CN201510644705.1
申请日：2015-10-08
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种半导体元件及其制作方法。该半导体元件包括：半导体基材以及半导体鳍片。半导体基材具有一个上表面(upper surface)及一个由上表面延伸进入半导体基材之中的凹室(recess)。半导体鳍片位于凹室中，并向上延伸超过上表面，且与半导体基材直接接触，而在凹室的至少一个侧壁上形成一个半导体异质接面(semiconductor hetero‑interface)。
-
公开(公告)号：CN116096098A
公开(公告)日：2023-05-09
申请号：CN202111300233.X
申请日：2021-11-04
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种电阻式随机存取存储器及其制造方法。所述电阻式随机存取存储器包括基底、栅极、栅介电层、第一电极、第二电极、可变电阻层、第一掺杂区与第二掺杂区。所述基底具有柱体，其中所述柱体自所述基底的表面突出。所述栅极环绕所述柱体的部分侧表面。所述栅介电层设置于所述栅极与所述柱体之间。所述第一电极设置于所述柱体的顶面上。所述第二电极设置于所述第一电极上。所述可变电阻层设置于所述第一电极与所述第二电极之间。所述第一掺杂区，设置于所述栅极下方的所述柱体中以及所述柱体下方的部分所述基底中。所述第二掺杂区设置于所述栅极与所述第一电极之间的所述柱体中。
-
Patent Agency Ranking
公开(公告)号：CN105514105B
公开(公告)日：2019-08-06
申请号：CN201410500432.9
申请日：2014-09-26
Applicant: 联华电子股份有限公司
IPC: H01L27/088 , H01L29/49 , H01L21/8234 , H01L21/28
CPC classification number: H01L21/82345 , H01L21/28088 , H01L21/28185 , H01L21/823842 , H01L27/088 , H01L29/42372 , H01L29/4966 , H01L29/66545 , H01L29/7833
Abstract: 本发明公开一种集成电路与其形成方法，该集成电路包含一基底、一第一晶体管、一第二晶体管以及一第三晶体管。第一晶体管具有一第一金属栅极，其具有一第一底阻障层、一第一功函数金属层以及一第一金属层。第二晶体管具有一第二金属栅极，其具有一第二底阻障层、一第二功函数金属层以及一第二金属层。第三晶体管具有一第三金属栅极，其具有第三底阻障层、一第三功函数金属层以及一第三金属层。第一晶体管、第二晶体管与第三晶体管具有相同导电型，第一底阻障层中氮原子浓度>第二底阻障层中氮原子浓度>第三底阻障层中氮原子浓度。
-
公开(公告)号：CN109671736A
公开(公告)日：2019-04-23
申请号：CN201710953109.0
申请日：2017-10-13
Applicant: 联华电子股份有限公司
IPC: H01L27/24 , H01L45/00 , H01L29/51 , H01L21/8239
CPC classification number: H01L27/2436 , H01L21/02532 , H01L21/265 , H01L27/2463 , H01L29/0843 , H01L45/085 , H01L45/1206 , H01L45/1233 , H01L45/1253 , H01L45/145 , H01L45/146 , H01L45/147 , H01L45/16 , H01L45/1608 , H01L45/1675 , H01L21/8239 , H01L29/517
Abstract: 本发明公开一种半导体结构及其制作方法，该半导体结构包含有一基底，该基底中包含有一扩散区，一晶体管结构，位于该基底上，以及一电阻式随机存取存储器(RRAM)位于该基底上，其中该电阻式随机存取存储器包含有至少一金属硅化物层直接接触该扩散区，以及一下电极、一电阻转换层与一上电极依序位于该金属硅化物层上。
-
公开(公告)号：CN102237399B
公开(公告)日：2015-01-07
申请号：CN201010167912.X
申请日：2010-04-22
Applicant: 联华电子股份有限公司
IPC: H01L29/49 , H01L29/06 , H01L21/8234 , H01L21/335
Abstract: 一种具有金属栅极的半导体元件及其制作方法，该半导体元件包含有半导体基底、形成于该半导体基底上的栅极介电层、以及至少一形成于该栅极介电层上的第一导电型金属栅极。该第一导电型金属栅极还包含有填充金属性层，以及设置于该栅极介电层与该填充金属性层之间的U型金属性层，且该U型金属性层的最高部分低于该填充金属性层。
-
公开(公告)号：CN1317745C
公开(公告)日：2007-05-23
申请号：CN03143027.9
申请日：2003-06-13
Applicant: 联华电子股份有限公司
IPC: H01L21/3205 , H01L21/768 , H01L21/31
Abstract: 一种形成阻障层的方法，首先在一晶片的一金属层上方制作完成一双镶嵌结构，其中双镶嵌结构包含一第一介电层与一第二介电层，第一介电层中包含一孔洞，第二介电层中包含一沟槽，接着形成一第一钽金属层在该双镶嵌结构上方，然后形成一氮化钽层在第一钽金属层上，将第一介电层内的孔洞底部上方的氮化钽层以一离子溅击方式去除，而被击出的氮化钽层中的钽原子将沉积至第一介电层内的孔洞的侧壁，最后在该氮化钽层上方形成一第二钽金属层，其中在第一介电层内孔洞的底部上方仅存第一钽金属层与第二钽金属层，制作完成后的阻障层将在第一介电层内的孔洞底部具有较低的电阻率与完全阻挡铜金属原子扩散至介电层的能力。
-
公开(公告)号：CN111435703B
公开(公告)日：2024-03-22
申请号：CN201910030827.X
申请日：2019-01-14
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种磁隧穿结装置及其形成方法，该磁隧穿结装置包含两个磁隧穿结元件以及一磁屏蔽层。两个磁隧穿结元件并排设置。磁屏蔽层设置于两个磁隧穿结元件之间。一种形成前述磁隧穿结装置的方法包含有下述步骤。首先，形成一层间层，其中层间层包含一磁屏蔽层。接着，蚀刻层间层，以形成凹槽于层间层中。接续，填入磁隧穿结元件于凹槽中。或者，一种形成前述磁隧穿结装置的方法包含有下述步骤。首先，形成一磁隧穿结层。之后，图案化磁隧穿结层，以形成磁隧穿结元件。而后，形成一层间层于磁隧穿结元件之间，其中层间层包含一磁屏蔽层。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.034 seconds)
