公开(公告)号：CN112447536A

公开(公告)日：2021-03-05

申请号：CN202010911205.0

申请日：2020-09-02

Applicant: 住友电气工业株式会社

Inventor： 住吉和英 ,  冈田政也 ,  井上和孝 ,  米村卓巳

IPC: H01L21/56 ,  H01L21/335 ,  H01L23/31 ,  H01L29/778 ,  C23C16/44 ,  C23C16/34

Abstract: 本申请发明涉及形成氮化硅钝化膜的方法、制造半导体器件的方法和半导体器件。在氮化物半导体层上形成氮化硅钝化膜的方法包含以下步骤：将包含氮化物半导体层的衬底引入反应炉中，将所述反应炉内的气氛从空气置换为氨气(NH3)气氛或氢气(H2)气氛，将所述反应炉内的温度升高至第一温度，将所述反应炉内的温度保持在所述第一温度并且将所述反应炉内的气氛保持为NH3气氛或H2气氛三分钟以上，将所述反应炉内的温度降低至低于所述第一温度的第二温度，以及通过在所述反应炉中在100Pa以下的第一压力下向所述反应炉中供给二氯硅烷(SiH2Cl2)而形成所述氮化硅钝化膜。

公开(公告)号：CN103210496A

公开(公告)日：2013-07-17

申请号：CN201180054944.1

申请日：2011-10-17

Applicant: 住友电气工业株式会社

Inventor： 冈田政也 ,  木山诚 ,  斋藤雄 ,  八重樫诚司 ,  横山满德 ,  井上和孝

IPC: H01L29/80 ,  H01L21/336 ,  H01L21/338 ,  H01L29/12 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

CPC classification number: H01L29/7813 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/66462 ,  H01L29/66734 ,  H01L29/7788 ,  H01L29/7789 ,  H01L29/78

Abstract: 本发明的目的是提高设置有开口部并且通过二维电子气在所述开口部中具有沟道的垂直型半导体器件的击穿电压特性。GaN基堆叠层（15）特征在于其具有n-型GaN基漂移层（4）/p型GaN基势垒层（6）/n+型GaN基接触层（7）。开口部（28）从表面层延伸进入n-型GaN基漂移层（4）；再生长层（27），其定位为使得覆盖开口部的壁表面和底部，并且包括电子漂移层（22）和电子源层（26）；源电极（S），其定位在开口部周围；栅电极（G），其位于开口部中的再生长层上；和底部绝缘层（37），其位于开口部的底部。

公开(公告)号：CN103155155A

公开(公告)日：2013-06-12

申请号：CN201180048261.5

申请日：2011-07-06

Applicant: 住友电气工业株式会社

Inventor： 木山诚 ,  斋藤雄 ,  冈田政也 ,  八重樫诚司 ,  井上和孝 ,  横山满德

IPC: H01L29/80 ,  H01L21/336 ,  H01L21/338 ,  H01L29/12 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

CPC classification number: H01L29/778 ,  H01L29/0696 ,  H01L29/155 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/66462 ,  H01L29/7788 ,  H01L29/7789

Abstract: 提供了一种垂直GaN基半导体器件，其中能够借助p型GaN势垒层提高耐受性能，同时也降低导通电阻。该半导体器件特征在于包括：再生长层（27），其包括位于开口（28）的壁表面上的沟道；p型势垒层（6），其具有被覆盖的端面；源层（7），其与p型势垒层接触；栅电极（G），其位于再生长层上；和源电极（S），其位于开口周围。其中，源层具有超晶格结构，该超晶格结构由层叠组成，该层叠包括：第一层（a层），其具有比p型势垒层的晶格常数小的晶格常数；和第二层（b层），其具有比第一层的晶格常数大的晶格常数。

公开(公告)号：CN103189992A

公开(公告)日：2013-07-03

申请号：CN201180052289.6

申请日：2011-10-17

Applicant: 住友电气工业株式会社

Inventor： 八重樫诚司 ,  木山诚 ,  井上和孝 ,  横山满德 ,  斋藤雄 ,  冈田政也

IPC: H01L29/80 ,  H01L21/338 ,  H01L29/12 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

CPC classification number: H01L29/2003 ,  H01L21/22 ,  H01L21/265 ,  H01L21/26546 ,  H01L21/28264 ,  H01L29/0623 ,  H01L29/7789

Abstract: 本发明的目的是提供一种半导体器件等，该半导体器件配备有在开口部分中的沟道和栅电极并且在发生截止操作时可以减小在开口的底部部分附近的电场集中。该半导体器件包括n-型GaN漂移层（4）/p型GaN势垒层（6）/n+型GaN接触层，并且特征在于配备有：开口部分（28），其从表面层延伸进入n型GaN基漂移层；再生长层（27），其被定位在所述开口中，并且包括电子供应层（22）和电子漂移层（22）；源电极（S）；漏电极（D）；栅电极（G），其被定位在再生长层上；以及半导体杂质调节区（31），其被设置在开口部分的底部部分中。该杂质调节区（31）是用于促进当发生截止操作时关于电势分布从漏电极侧到栅电极侧的电势降低的区。

公开(公告)号：CN103201844A

公开(公告)日：2013-07-10

申请号：CN201180053705.4

申请日：2011-07-26

Applicant: 住友电气工业株式会社

Inventor： 八重樫诚司 ,  木山诚 ,  横山满德 ,  井上和孝 ,  冈田政也 ,  齐藤雄

IPC: H01L29/80 ,  H01L21/336 ,  H01L21/338 ,  H01L27/095 ,  H01L29/12 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

CPC classification number: H01L29/7802 ,  H01L29/0649 ,  H01L29/0657 ,  H01L29/2003 ,  H01L29/41741 ,  H01L29/4236 ,  H01L29/66462 ,  H01L29/66712 ,  H01L29/7788 ,  H01L29/7789

Abstract: 本发明涉及半导体装置及其制造方法，其在开口部具有通道的纵向半导体装置中，可提高高频特性。其特征在于，具有n型GaN类漂移层（4）、p型GaN类势垒层（6）、n型GaN类接触层（7），开口部（28）从表层到n型GaN类漂移层内，其结构具有包含覆盖该开口部配置的电子移动层（22）和电子供给层（26）的再生长层（27）、源极（S）、漏极（D）和位于在生长成上栅极（G），可视为以源极为一方电极，以漏极为另一方的电极而构成电容，具有降低该电容的容量的容量降低结构。

公开(公告)号：CN109461773A

公开(公告)日：2019-03-12

申请号：CN201811037953.X

申请日：2018-09-06

Applicant: 住友电气工业株式会社

Inventor： 菅原健太 ,  井上和孝

IPC: H01L29/778 ,  H01L29/47 ,  H01L21/335

Abstract: 本发明公开了一种主要由氮化物半导体材料制成的半导体器件。该半导体器件包括衬底；衬底上的半导体堆叠体；各自设置在半导体堆叠体上的栅极、源极和漏极，其中栅极包含镍(Ni)；覆盖半导体堆叠体的表面的Si化合物；覆盖从Si化合物中露出的栅极的氧化铝(Al2O3)膜；和覆盖Al2O3膜和从Al2O3膜中露出的Si化合物的另一Si化合物。本发明的半导体器件的特征在于：Al2O3膜至少在栅极和漏极之间露出Si化合物。

公开(公告)号：CN103189993A

公开(公告)日：2013-07-03

申请号：CN201180052308.5

申请日：2011-10-05

Applicant: 住友电气工业株式会社

Inventor： 冈田政也 ,  木山诚 ,  斋藤雄 ,  八重樫诚司 ,  横山满德 ,  井上和孝

IPC: H01L29/80 ,  H01L21/28 ,  H01L21/336 ,  H01L21/338 ,  H01L29/41 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

CPC classification number: H01L29/7827 ,  H01L29/2003 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/66462 ,  H01L29/66666 ,  H01L29/7788 ,  H01L29/7789

Abstract: 本发明的目的是提高具有开口并且在开口中设置有由二维电子气形成的沟道的垂直型半导体器件的耐压特性。该垂直型半导体器件设置有具有开口（28）的GaN基堆叠层（15），并且GaN基堆叠层（15）设置有n型GaN基漂移层（4）/p型GaN基势垒层（6）/n型GaN基接触层（7），并且该垂直型半导体器件设置有：以覆盖开口方式的再生长层（27），其包含电子漂移层（22）和电子供应层（26）；源电极（S）；和位于再生长层上的栅电极（G）。栅电极（G）覆盖具有与p型GaN基势垒层的厚度范围对应的长度的部分，并且终止在壁表面上离开再生长层的底部的位置处。

公开(公告)号：CN103155156A

公开(公告)日：2013-06-12

申请号：CN201180049540.3

申请日：2011-07-06

Applicant: 住友电气工业株式会社

Inventor： 木山诚 ,  斋藤雄 ,  冈田政也 ,  上野昌纪 ,  八重樫诚司 ,  井上和孝 ,  横山满德

IPC: H01L29/80 ,  H01L21/336 ,  H01L21/338 ,  H01L29/12 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

CPC classification number: H01L29/778 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/7788 ,  H01L29/7789

Abstract: 本发明提供一种垂直半导体器件，在该垂直半导体器件中，通过固定p型GaN势垒层的电势，肯定可以稳定地提高夹断特性和击穿电压特性。半导体器件包括：具有开口28的GaN基叠层15；再生长层27，其包括定位为覆盖开口的壁表面的沟道；与源电极S欧姆接触的n+型源层8；p型GaN势垒层6；和位于p型GaN势垒层6与n+型源层8之间的p+型GaN基补充层7。p+型GaN基补充层7和n+型源层8形成隧道结以将p型GaN势垒6的电势固定在源电势。