公开(公告)号：CN110176492A

公开(公告)日：2019-08-27

申请号：CN201910122162.5

申请日：2019-02-19

Applicant: 住友电气工业株式会社 ,  住友电工光电子器件创新株式会社

Inventor： 菅原健太 ,  野濑幸则

IPC: H01L29/20 ,  H01L29/49 ,  H01L21/335 ,  H01L29/778

Abstract: 本发明披露了一种半导体器件以及形成该半导体器件的方法。高电子迁移率晶体管(HEMT)类型的半导体器件具有位于半导体层上的双层SiN膜，其中第一SiN膜通过低压化学气相沉积(LPCVD)技术形成，而第二SiN膜通过等离子体辅助CVD(p-CVD)技术形成。另外，栅极具有双金属布置方式，其中一种金属包含镍(Ni)作为肖特基金属，另一种金属不含Ni且覆盖前一种金属。本发明的特征在于：所述第一金属与半导体层接触，但与第二SiN膜分离。

公开(公告)号：CN109461773A

公开(公告)日：2019-03-12

申请号：CN201811037953.X

申请日：2018-09-06

Applicant: 住友电气工业株式会社

Inventor： 菅原健太 ,  井上和孝

IPC: H01L29/778 ,  H01L29/47 ,  H01L21/335

Abstract: 本发明公开了一种主要由氮化物半导体材料制成的半导体器件。该半导体器件包括衬底；衬底上的半导体堆叠体；各自设置在半导体堆叠体上的栅极、源极和漏极，其中栅极包含镍(Ni)；覆盖半导体堆叠体的表面的Si化合物；覆盖从Si化合物中露出的栅极的氧化铝(Al2O3)膜；和覆盖Al2O3膜和从Al2O3膜中露出的Si化合物的另一Si化合物。本发明的半导体器件的特征在于：Al2O3膜至少在栅极和漏极之间露出Si化合物。

公开(公告)号：CN117637806A

公开(公告)日：2024-03-01

申请号：CN202310440696.9

申请日：2023-04-23

Applicant: 住友电气工业株式会社

Inventor： 菅原健太

IPC: H01L29/06 ,  H01L29/423 ,  H01L29/778

Abstract: 本公开提供能缓和在栅电极的附近的电场集中并且提高散热性的半导体装置和半导体装置的制造方法。半导体装置具有：基板；半导体层，设于所述基板之上；源电极和漏电极，设于所述半导体层之上；第一膜，设于所述半导体层之上，包括位于所述源电极与所述漏电极之间的第一绝缘膜；栅电极，设于所述源电极与所述漏电极之间；以及碳化硅层，覆盖所述栅电极，在所述第一膜形成有开口，所述栅电极具有：第一部分，在俯视观察时位于所述开口的内侧；以及第二部分，与所述第一部分相连，在所述第一膜之上位于比所述第一部分靠近所述漏电极处。

公开(公告)号：CN110176492B

公开(公告)日：2024-03-01

申请号：CN201910122162.5

申请日：2019-02-19

Applicant: 住友电气工业株式会社 ,  住友电工光电子器件创新株式会社

Inventor： 菅原健太 ,  野濑幸则

IPC: H01L29/20 ,  H01L29/49 ,  H01L21/335 ,  H01L29/778

Abstract: 本发明披露了一种半导体器件以及形成该半导体器件的方法。高电子迁移率晶体管(HEMT)类型的半导体器件具有位于半导体层上的双层SiN膜，其中第一SiN膜通过低压化学气相沉积(LPCVD)技术形成，而第二SiN膜通过等离子体辅助CVD(p‑CVD)技术形成。另外，栅极具有双金属布置方式，其中一种金属包含镍(Ni)作为肖特基金属，另一种金属不含Ni且覆盖前一种金属。本发明的特征在于：所述第一金属与半导体层接触，但与第二SiN膜分离。

公开(公告)号：CN113284799A

公开(公告)日：2021-08-20

申请号：CN202110176037.X

申请日：2021-02-09

Applicant: 住友电气工业株式会社 ,  国立大学法人东北大学

Inventor： 菅原健太 ,  寒川诚二 ,  大堀大介

IPC: H01L21/3065 ,  H01L21/335

Abstract: 本发明涉及制造半导体器件的方法，半导体器件包括衬底、在衬底上的包含镓的第一氮化物层以及在第一氮化物层上的包含硅的第二氮化物层，所述方法包括：产生包含氯原子或溴原子的气体的蚀刻剂；通过蚀刻剂相对于第一氮化物层选择性地去除第二氮化物层，在产生蚀刻剂时，通过气体的等离子体放电来产生蚀刻剂，在选择性地去除第二氮化物层中，防止等离子体放电时产生的紫外线照射第二和第一氮化物层，选择性地去除第二氮化物层包括在第一气氛下以第一压力蚀刻第二氮化物层，第一压力低于包含硅原子和被包含在气体中的氯原子或溴原子的硅化合物的第一饱和蒸汽压且高于包含镓原子和被包含在气体中的氯原子或溴原子的镓化合物的第二饱和蒸汽压。

公开(公告)号：CN113284799B

公开(公告)日：2025-03-21

申请号：CN202110176037.X

申请日：2021-02-09

Applicant: 住友电气工业株式会社 ,  国立大学法人东北大学

Inventor： 菅原健太 ,  寒川诚二 ,  大堀大介

IPC: H01L21/3065 ,  H10D30/01

Abstract: 本发明涉及制造半导体器件的方法，半导体器件包括衬底、在衬底上的包含镓的第一氮化物层以及在第一氮化物层上的包含硅的第二氮化物层，所述方法包括：产生包含氯原子或溴原子的气体的蚀刻剂；通过蚀刻剂相对于第一氮化物层选择性地去除第二氮化物层，在产生蚀刻剂时，通过气体的等离子体放电来产生蚀刻剂，在选择性地去除第二氮化物层中，防止等离子体放电时产生的紫外线照射第二和第一氮化物层，选择性地去除第二氮化物层包括在第一气氛下以第一压力蚀刻第二氮化物层，第一压力低于包含硅原子和被包含在气体中的氯原子或溴原子的硅化合物的第一饱和蒸汽压且高于包含镓原子和被包含在气体中的氯原子或溴原子的镓化合物的第二饱和蒸汽压。

公开(公告)号：CN115579383A

公开(公告)日：2023-01-06

申请号：CN202210455685.3

申请日：2022-04-24

Applicant: 住友电气工业株式会社

Inventor： 菅原健太

IPC: H01L29/10 ,  H01L29/423 ,  H01L29/778

Abstract: 本发明提供抑制离基板远的沟道层中的发热的半导体装置。半导体装置具备：基板(10)；半导体层(12)，设于所述基板上，具有层叠的多个沟道层(14a～14d)；源电极和漏电极，电连接于所述多个沟道层；以及多个栅电极(26)，设于所述源电极与所述漏电极之间，在与从所述源电极朝向所述漏电极的方向交叉的方向上排列，从所述半导体层的上表面起至少被嵌入至离所述基板最近的沟道层，所述多个沟道层内的两个沟道层中离所述基板较远的沟道层的、在所述多个栅电极中邻接的两个栅电极之间的宽度比所述两个沟道层中离所述基板较近的沟道层的在所述邻接的两个栅电极之间的宽度窄。