-
公开(公告)号：CN110176492B
公开(公告)日：2024-03-01
申请号：CN201910122162.5
申请日：2019-02-19
Applicant: 住友电气工业株式会社 , 住友电工光电子器件创新株式会社
IPC: H01L29/20 , H01L29/49 , H01L21/335 , H01L29/778
Abstract: 本发明披露了一种半导体器件以及形成该半导体器件的方法。高电子迁移率晶体管(HEMT)类型的半导体器件具有位于半导体层上的双层SiN膜，其中第一SiN膜通过低压化学气相沉积(LPCVD)技术形成，而第二SiN膜通过等离子体辅助CVD(p‑CVD)技术形成。另外，栅极具有双金属布置方式，其中一种金属包含镍(Ni)作为肖特基金属，另一种金属不含Ni且覆盖前一种金属。本发明的特征在于：所述第一金属与半导体层接触，但与第二SiN膜分离。
-
公开(公告)号：CN110176492A
公开(公告)日：2019-08-27
申请号：CN201910122162.5
申请日：2019-02-19
Applicant: 住友电气工业株式会社 , 住友电工光电子器件创新株式会社
IPC: H01L29/20 , H01L29/49 , H01L21/335 , H01L29/778
Abstract: 本发明披露了一种半导体器件以及形成该半导体器件的方法。高电子迁移率晶体管(HEMT)类型的半导体器件具有位于半导体层上的双层SiN膜，其中第一SiN膜通过低压化学气相沉积(LPCVD)技术形成，而第二SiN膜通过等离子体辅助CVD(p-CVD)技术形成。另外，栅极具有双金属布置方式，其中一种金属包含镍(Ni)作为肖特基金属，另一种金属不含Ni且覆盖前一种金属。本发明的特征在于：所述第一金属与半导体层接触，但与第二SiN膜分离。
-
公开(公告)号：CN113506735B
公开(公告)日：2024-09-24
申请号：CN202110615327.X
申请日：2019-06-11
Applicant: 住友电工光电子器件创新株式会社
Inventor： 野濑幸则
IPC: H01L21/335 , H01L29/778 , H01L21/324 , H01L21/285
Abstract: 本发明涉及半导体器件制造方法。一种半导体器件制造方法，其包含以下步骤：形成电极，所述电极包含在半导体层上依次层叠的Ni层和Au层；通过在350℃以上的温度下对该电极进行热处理以在Au层的至少一部分表面处析出Ni、并且将所析出的Ni氧化从而形成Ni氧化膜；以及形成与Ni氧化膜接触并且含有Si的绝缘膜。
-
公开(公告)号：CN118263305A
公开(公告)日：2024-06-28
申请号：CN202311798820.5
申请日：2023-12-25
Applicant: 住友电工光电子器件创新株式会社
IPC: H01L29/778 , H01L21/335
Abstract: 本发明提供能实现小型化的半导体装置以及半导体装置的制造方法。半导体装置具有：第一氮化物半导体层，具有第一面，在所述第一面形成有第一凹部；第二氮化物半导体层，设于所述第一凹部；第一绝缘膜，覆盖所述第一氮化物半导体层和所述第二氮化物半导体层，形成有供所述第二氮化物半导体层的至少一部分露出的第一开口部；以及布线层，从所述第一开口部通过而与所述第二氮化物半导体层欧姆接触，所述第二氮化物半导体层具有与所述布线层对置的第二面，在所述第二面形成有与所述第一开口部相连的第二凹部，所述布线层在所述第二凹部的内面与所述第二氮化物半导体层直接接触。
-
公开(公告)号：CN120076347A
公开(公告)日：2025-05-30
申请号：CN202411581469.9
申请日：2024-11-07
Applicant: 住友电工光电子器件创新株式会社
Inventor： 野濑幸则
Abstract: 本公开提供能抑制电容器的耐压的降低并且能实现小型化的半导体装置和半导体装置的制造方法。半导体装置具有：基板，具有第一主面和与所述第一主面相对的第二主面；有机阻挡层，设于所述第一主面的上方；第一电极，设于所述有机阻挡层的上方；绝缘膜，设于所述第一电极之上；第二电极，设于所述绝缘膜之上；第一贯通孔，贯通所述基板和所述有机阻挡层，并到达所述第一电极；以及金属层，被覆所述第二主面和所述第一贯通孔的第一内壁面，并电连接于所述第一电极。
-
Patent Agency Ranking
公开(公告)号：CN110600378B
公开(公告)日：2024-01-19
申请号：CN201910501356.6
申请日：2019-06-11
Applicant: 住友电工光电子器件创新株式会社
Inventor： 野濑幸则
IPC: H01L21/335 , H01L29/778 , H01L21/324 , H01L21/285
Abstract: 本发明涉及半导体器件制造方法和半导体器件。一种半导体器件制造方法，其包含以下步骤：形成电极，所述电极包含在半导体层上依次层叠的Ni层和Au层；通过在350℃以上的温度下对该电极进行热处理以在Au层的至少一部分表面处析出Ni、并且将所析出的Ni氧化从而形成Ni氧化膜；以及形成与Ni氧化膜接触并且含有Si的绝缘膜。
-
公开(公告)号：CN114512543A
公开(公告)日：2022-05-17
申请号：CN202111346077.0
申请日：2021-11-15
Applicant: 住友电工光电子器件创新株式会社
IPC: H01L29/778 , H01L29/40 , H01L21/335
Abstract: 本公开涉及半导体装置及其制造方法。一种半导体装置，具备：半导体层；源电极和漏电极，设于所述半导体层的上表面；栅电极，设于所述半导体层的上表面，位于所述源电极和所述漏电极之间；第一绝缘膜，设于所述栅电极的上方；以及场板，设于所述第一绝缘膜的上方，所述场板的至少一部分重叠在所述栅电极的上方，所述场板具有第一金属层和设于所述第一金属层的上表面的第二金属层，所述第一金属层包含金，所述第二金属层包含钽、钨、钼、铌以及钛中的至少一种。
-
公开(公告)号：CN113506735A
公开(公告)日：2021-10-15
申请号：CN202110615327.X
申请日：2019-06-11
Applicant: 住友电工光电子器件创新株式会社
Inventor： 野濑幸则
IPC: H01L21/335 , H01L29/778 , H01L21/324 , H01L21/285
Abstract: 本发明涉及半导体器件制造方法。一种半导体器件制造方法，其包含以下步骤：形成电极，所述电极包含在半导体层上依次层叠的Ni层和Au层；通过在350℃以上的温度下对该电极进行热处理以在Au层的至少一部分表面处析出Ni、并且将所析出的Ni氧化从而形成Ni氧化膜；以及形成与Ni氧化膜接触并且含有Si的绝缘膜。
-
公开(公告)号：CN115132831A
公开(公告)日：2022-09-30
申请号：CN202210271918.4
申请日：2022-03-18
Applicant: 住友电工光电子器件创新株式会社
IPC: H01L29/40 , H01L29/06 , H01L29/778 , H01L21/335
Abstract: 本公开的课题在于提供能抑制源极场板与漏电极之间的保护膜的绝缘击穿的半导体装置以及半导体装置的制造方法。半导体装置具有：源电极和漏电极，沿着与基板的第一主面平行的第一方向排列；栅电极，位于所述源电极与所述漏电极之间；第一保护膜，覆盖所述源电极、所述漏电极以及所述栅电极；源极场板，形成于所述第一保护膜上，电连接于所述源电极，在从与所述第一主面垂直的方向的俯视观察时位于所述栅电极与所述漏电极之间；以及绝缘击穿抑制部，具备在从与所述第一主面平行并且与所述第一方向垂直的第二方向的剖视观察时位于所述源极场板的所述漏电极侧的端与所述漏电极的所述源极场板侧的端之间的部分，抑制所述第一保护膜的绝缘击穿。
-
公开(公告)号：CN110600378A
公开(公告)日：2019-12-20
申请号：CN201910501356.6
申请日：2019-06-11
Applicant: 住友电工光电子器件创新株式会社
Inventor： 野濑幸则
IPC: H01L21/335 , H01L29/778 , H01L21/324 , H01L21/285
Abstract: 本发明涉及半导体器件制造方法和半导体器件。一种半导体器件制造方法，其包含以下步骤：形成电极，所述电极包含在半导体层上依次层叠的Ni层和Au层；通过在350℃以上的温度下对该电极进行热处理以在Au层的至少一部分表面处析出Ni、并且将所析出的Ni氧化从而形成Ni氧化膜；以及形成与Ni氧化膜接触并且含有Si的绝缘膜。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.035 seconds)
