发明公开
CN103155156A 半导体器件及其制造方法
无效 - 撤回
- 专利标题: 半导体器件及其制造方法
- 专利标题(英): Semiconductor device and method for producing same
-
申请号: CN201180049540.3申请日: 2011-07-06
-
公开(公告)号: CN103155156A公开(公告)日: 2013-06-12
- 发明人: 木山诚 , 斋藤雄 , 冈田政也 , 上野昌纪 , 八重樫诚司 , 井上和孝 , 横山满德
- 申请人: 住友电气工业株式会社
- 申请人地址: 日本大阪府大阪市
- 专利权人: 住友电气工业株式会社
- 当前专利权人: 住友电气工业株式会社
- 当前专利权人地址: 日本大阪府大阪市
- 代理机构: 中原信达知识产权代理有限责任公司
- 代理商 李兰; 孙志湧
- 优先权: 2010-230770 2010.10.13 JP
- 国际申请: PCT/JP2011/065467 2011.07.06
- 国际公布: WO2012/049892 JA 2012.04.19
- 进入国家日期: 2013-04-12
- 主分类号: H01L29/80
- IPC分类号: H01L29/80 ; H01L21/336 ; H01L21/338 ; H01L29/12 ; H01L29/778 ; H01L29/78 ; H01L29/812
摘要:
本发明提供一种垂直半导体器件,在该垂直半导体器件中,通过固定p型GaN势垒层的电势,肯定可以稳定地提高夹断特性和击穿电压特性。半导体器件包括:具有开口28的GaN基叠层15;再生长层27,其包括定位为覆盖开口的壁表面的沟道;与源电极S欧姆接触的n+型源层8;p型GaN势垒层6;和位于p型GaN势垒层6与n+型源层8之间的p+型GaN基补充层7。p+型GaN基补充层7和n+型源层8形成隧道结以将p型GaN势垒6的电势固定在源电势。
IPC分类: