-
公开(公告)号：CN109216197B
公开(公告)日：2024-04-02
申请号：CN201810593036.3
申请日：2018-06-08
Applicant: 三星电子株式会社
IPC: H01L21/336
Abstract: 一种制造半导体器件的方法包括：形成包括交替地堆叠在衬底上的至少一个牺牲层和至少一个半导体层的堆叠结构；在堆叠结构上形成伪栅结构；使用伪栅结构作为掩模来在堆叠结构中蚀刻凹部；蚀刻牺牲层被凹部暴露的部分以形成蚀刻的牺牲层；在蚀刻的牺牲层上形成第一间隔膜；在第一间隔膜上形成第二间隔膜，第二间隔膜包括与第一间隔膜的材料不同的材料；去除第二间隔膜的第一部分，使得第二间隔膜的第二部分保留；以及在第二间隔膜的第二部分上形成第三间隔膜。
-
公开(公告)号：CN117673153A
公开(公告)日：2024-03-08
申请号：CN202311093686.9
申请日：2023-08-28
Applicant: 三星电子株式会社
Abstract: 提供了一种场效应晶体管和包括该场效应晶体管的集成电路器件，所述场效应晶体管包括：栅电极层；氧化物半导体层，包括镓(Ga)以及从铟(In)和锌(Zn)中选择的至少一种金属元素；以及介电层，在栅电极层与氧化物半导体层之间，其中，氧化物半导体层包括子半导体层和主半导体层，子半导体层与介电层接触，主半导体层与介电层间隔开且使子半导体层在主半导体层与介电层之间，子半导体层具有第一Ga含量，并且子半导体层的第一Ga含量大于包括在子半导体层中的其他金属元素的含量，并且随着距子半导体层的与介电层接触的界面的距离增大而减小。
-
公开(公告)号：CN117174743A
公开(公告)日：2023-12-05
申请号：CN202310993280.X
申请日：2017-04-05
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/78
Abstract: 本公开提供了半导体器件。一种半导体器件包括第一线图案、栅电极、半导体图案、栅绝缘层和第一间隔物。第一线图案在衬底上并与衬底分隔开。栅电极围绕第一线图案并交叉第一线图案。半导体图案在第一线图案的两侧。栅绝缘层设置在栅电极与第一线图案之间，并且栅绝缘层围绕第一线图案。第一间隔物在第一线图案与衬底之间，并且第一间隔物在栅绝缘层与半导体图案之间。半导体图案包括朝向栅电极凹陷并设置在第一间隔物上的第一部分以及设置在第一部分上并设置在第一线图案上的第二部分。
-
公开(公告)号：CN116096083A
公开(公告)日：2023-05-09
申请号：CN202211356759.4
申请日：2022-11-01
Applicant: 三星电子株式会社
IPC: H10B12/00 , H01L29/06 , H01L29/10 , H01L29/24 , H01L29/423
Abstract: 一种半导体器件包括设置在衬底上的沟道层和形成在沟道层上面或下面的栅极结构。沟道层包括单层氧化物半导体材料，沟道层包括铟(In)、镓(Ga)和氧(O)，沟道层包括第一区域、第二区域和第三区域，第三区域接触栅极结构，第二区域在第一区域和第三区域之间，第一区域比第二区域和第三区域更靠近衬底，第一区域和第三区域中的每个具有比In浓度高的Ga浓度，并且第二区域具有比Ga浓度高的In浓度。
-
公开(公告)号：CN110164956B
公开(公告)日：2022-07-01
申请号：CN201910481251.9
申请日：2014-11-14
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/78 , H01L21/336 , H01L21/223 , H01L21/8234 , H01L21/84
Abstract: 本发明公开了一种制造半导体器件的方法和半导体器件，所述方法包括步骤：形成沿着第一方向延伸的初始鳍式有源图案；形成覆盖初始鳍式有源图案的下部的器件隔离图案；形成沿着第二方向延伸并在初始鳍式有源图案上交叉的栅极结构；形成具有第一区和第二区的鳍式有源图案；利用选择性外延生长工艺在第二区上形成初始杂质掺杂图案；以及利用等离子体掺杂工艺通过注入杂质形成杂质掺杂图案，其中第一区的上表面处于第一水平，第二区的上表面处于低于第一水平的第二水平。
-
Patent Agency Ranking
公开(公告)号：CN109216197A
公开(公告)日：2019-01-15
申请号：CN201810593036.3
申请日：2018-06-08
Applicant: 三星电子株式会社
IPC: H01L21/336
Abstract: 一种制造半导体器件的方法包括：形成包括交替地堆叠在衬底上的至少一个牺牲层和至少一个半导体层的堆叠结构；在堆叠结构上形成伪栅结构；使用伪栅结构作为掩模来在堆叠结构中蚀刻凹部；蚀刻牺牲层被凹部暴露的部分以形成蚀刻的牺牲层；在蚀刻的牺牲层上形成第一间隔膜；在第一间隔膜上形成第二间隔膜，第二间隔膜包括与第一间隔膜的材料不同的材料；去除第二间隔膜的第一部分，使得第二间隔膜的第二部分保留；以及在第二间隔膜的第二部分上形成第三间隔膜。
-
公开(公告)号：CN103840002B
公开(公告)日：2017-09-19
申请号：CN201310591041.8
申请日：2013-11-21
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L23/522 , H01L29/423
CPC classification number: H01L28/60 , H01L27/10852 , H01L28/87 , H01L28/91
Abstract: 一种半导体器件，包括：在基板上的多个下电极，该下电极具有大于水平宽度的垂直长度；支撑物，设置在下电极之间；上电极，设置在下电极上；以及电容器介电层，设置在下电极与上电极之间。支撑物包括第一元素、第二元素和氧，第二元素的氧化物具有比第一元素的氧化物高的带隙能量，第二元素在支撑物中的含量为从约10at%至90at%。
-
公开(公告)号：CN102543964A
公开(公告)日：2012-07-04
申请号：CN201110364899.1
申请日：2011-11-11
Applicant: 三星电子株式会社
IPC: H01L23/64 , H01L21/02 , H01L27/108 , H01L21/8242
CPC classification number: H01L28/40 , H01L27/10852 , H01L27/10876 , H01L28/65
Abstract: 本发明提供了电容器及其形成方法、半导体存储器装置及其制造方法。一种半导体存储器装置中的电容器包括：下电极，形成在基板上，所述下电极由具有金红石晶体结构的导电金属氧化物形成；氧化钛介电层，在下电极上，氧化钛介电层具有金红石晶体结构并包括用于减小漏电流的杂质；上电极，位于氧化钛介电层上。一种形成半导体存储器装置中的电容器的方法包括以下步骤：在基板上形成下电极，所述下电极包括具有金红石晶体结构的导电金属氧化物；在下电极上形成氧化钛介电层，氧化钛介电层具有金红石晶体结构并具有用于减小漏电流的杂质；在氧化钛介电层上形成上电极。
-
公开(公告)号：CN119697987A
公开(公告)日：2025-03-25
申请号：CN202410770766.1
申请日：2024-06-14
Applicant: 三星电子株式会社 , 汉阳大学校产学协力团
Abstract: 提供了一种半导体器件。所述半导体器件包括半导体图案、位于所述半导体图案上的电介质层和位于所述电介质层上的导电图案。所述半导体图案和所述电介质层中的每一者包括杂质。所述电介质层包括杂质的浓度分布，所述杂质的浓度分布包括第一变化区段和第二变化区段，所述第一变化区段包括贯穿所述电介质层朝向所述半导体图案减小的杂质的第一浓度，所述第二变化区段包括贯穿所述电介质层朝向所述半导体图案减小的杂质的第二浓度。
-
公开(公告)号：CN118540936A
公开(公告)日：2024-08-23
申请号：CN202311334162.4
申请日：2023-10-16
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 本公开涉及一种半导体装置及其制造方法，并且根据实施例的半导体装置包括：衬底，其包括由元件隔离层限定的有源区；与有源区交叉的字线；位线，其在与字线不同的方向上与有源区交叉；直接接触件，其连接在有源区和位线之间；连接到有源区的埋置接触件；以及位线间隔件，其设置在位线和埋置接触件之间并且包括碳。位线间隔件包括与位线相邻并具有第一碳含量的第一区和与埋置接触件相邻并具有高于第一碳含量的第二碳含量的第二区。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.03 seconds)
