公开(公告)号：CN107731926B

公开(公告)日：2020-09-25

申请号：CN201710997677.0

申请日：2017-10-24

Applicant: 贵州芯长征科技有限公司

Inventor： 徐承福 ,  朱阳军

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 本发明涉及一种MOSFET器件及其制备方法，尤其是一种提高耐压范围的MOSFET器件及其制备方法，属于半导体器件的技术领域。元胞区的有源元胞采用沟槽结构，终端保护区内设置若干终端沟槽，终端沟槽的深度大于元胞沟槽的深度，所述终端沟槽导电多晶硅通过终端沟槽绝缘氧化层与终端沟槽的侧壁以及底壁绝缘隔离；邻近元胞区的终端沟槽与邻近终端保护区的元胞沟槽侧壁外上方的第二导电类型基区接触，能有效提高耐压范围，与现有工艺兼容，安全可靠。

公开(公告)号：CN107845672A

公开(公告)日：2018-03-27

申请号：CN201710997718.6

申请日：2017-10-24

Applicant: 贵州芯长征科技有限公司

Inventor： 徐承福 ,  朱阳军

IPC: H01L29/08 ,  H01L21/331 ,  H01L29/739

CPC classification number: H01L29/7393 ,  H01L29/0821 ,  H01L29/66325

Abstract: 本发明涉及一种具有抗辐照结构的IGBT器件及其制备方法，其包括第一导电类型基区以及设置于所述第一导电类型基区正面的正面元胞结构；在第一导电类型基区的背面设置第二导电类型集电区，在所述第二导电类型集电区的外圈设置埋氧层，埋氧层埋设在第一导电类型基区内，埋氧层在第一导电类型基区内的深度大于第二导电类型集电区在第一导电类型基区内的深度，第二导电类型集电区与埋氧层接触；所述第二导电类型集电区通过集电极连接引出体与位于第一导电类型基区正面上方的集电极金属电连接，集电极连接引出体通过内绝缘隔离体与第一导电类型基区的侧面绝缘隔离。本发明结构紧凑，能有效提高IGBT器件的抗辐照能力，安全可靠。

公开(公告)号：CN107658342B

公开(公告)日：2020-06-30

申请号：CN201710997761.2

申请日：2017-10-24

Applicant: 贵州芯长征科技有限公司 ,  南京芯长征科技有限公司

Inventor： 徐承福 ,  朱阳军

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 本发明涉及一种非对称的屏蔽栅MOSFET结构及其制备方法，其在第一导电类型漂移层内设置第一元胞沟槽以及第二元胞沟槽，在所述第一元胞沟槽、第二元胞沟槽内均设置屏蔽栅结构；在第一元胞沟槽远离第二元胞沟槽的外侧设置第二导电类型第一基区，在第一元胞沟槽与第二元胞沟槽间设置第二导电类型第二基区，在第二元胞沟槽远离第一元胞沟槽的外侧设置第二导电类型第三基区，从而能形成非对称结构，利用所述非对称结构，能减少第一导电类型源区与第二导电类型基区的接触面积，且能提供更多的电流泄放路径，减少了第一导电类型源区下方的电流，进一步减少了寄生三极管开启的可能性，从而提高了屏蔽栅MOSFET器件的雪崩电流。

公开(公告)号：CN106601795B

公开(公告)日：2019-05-28

申请号：CN201611051510.7

申请日：2016-11-25

Applicant: 贵州芯长征科技有限公司

Inventor： 李风浪 ,  李舒歆

IPC: H01L29/423 ,  H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明涉及半导体技术领域，特别涉及一种沟槽式场效应晶体管及其制造方法。本发明制造出的沟槽式场效应晶体管包括衬底、n‑外延层、p型体区、n+有源区、沟槽以及沟槽内的多晶硅栅极和栅氧化层，所述沟槽内还包含绝缘介质层，所述绝缘介质层将多晶硅栅极靠近沟槽底部一侧分割成分别靠近两侧p型体区的两部分，并且所述多晶硅栅极靠近沟槽底部一侧对应的沟槽底部与n‑外延层之间形成p型掺杂区。本发明有效减小栅‑漏寄生电容，提高开关速度。

公开(公告)号：CN107799602A

公开(公告)日：2018-03-13

申请号：CN201710997732.6

申请日：2017-10-24

Applicant: 贵州芯长征科技有限公司

Inventor： 徐承福 ,  朱阳军

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L29/0603 ,  H01L29/0684 ,  H01L29/42356 ,  H01L29/66477

Abstract: 本发明涉及一种能节省终端面积的屏蔽栅MOSFET器件及其制备方法，其元胞区采用沟槽结构并设置屏蔽栅结构，终端保护区内设置终端沟槽，终端沟槽的宽度大于元胞沟槽的宽度，在所述终端沟槽的侧壁以及底壁设置终端沟槽绝缘氧化层，并在设置终端沟槽绝缘氧化层的终端沟槽内填充终端沟槽导电多晶硅；邻近元胞区的终端沟槽与邻近终端保护区的元胞沟槽侧壁外上方的第二导电类型基区接触，在第一导电类型漂移层上方设置源极金属，所述源极金属与第二导电类型基区、第二导电类型基区内的第一导电类型源区以及终端沟槽导电多晶硅欧姆接触，与现有工艺兼容，能有效提高耐压能力，且可节省终端的面积，安全可靠。

公开(公告)号：CN107658342A

公开(公告)日：2018-02-02

申请号：CN201710997761.2

申请日：2017-10-24

Applicant: 贵州芯长征科技有限公司

Inventor： 徐承福 ,  朱阳军

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 本发明涉及一种非对称的屏蔽栅MOSFET结构及其制备方法，其在第一导电类型漂移层内设置第一元胞沟槽以及第二元胞沟槽，在所述第一元胞沟槽、第二元胞沟槽内均设置屏蔽栅结构；在第一元胞沟槽远离第二元胞沟槽的外侧设置第二导电类型第一基区，在第一元胞沟槽与第二元胞沟槽间设置第二导电类型第二基区，在第二元胞沟槽远离第一元胞沟槽的外侧设置第二导电类型第三基区，从而能形成非对称结构，利用所述非对称结构，能减少第一导电类型源区与第二导电类型基区的接触面积，且能提供更多的电流泄放路径，减少了第一导电类型源区下方的电流，进一步减少了寄生三极管开启的可能性，从而提高了屏蔽栅MOSFET器件的雪崩电流。

公开(公告)号：CN107731908B

公开(公告)日：2020-09-25

申请号：CN201710997883.1

申请日：2017-10-24

Applicant: 贵州芯长征科技有限公司

Inventor： 徐承福 ,  朱阳军

IPC: H01L29/423 ,  H01L21/336 ,  H01L29/78

Abstract: 本发明涉及一种MOSFET结构及其制备方法，尤其是一种提高耐压的屏蔽栅MOSFET结构及其制备方法，属于半导体器件的技术领域。元胞沟槽内设置屏蔽栅结构，在元胞沟槽的槽底设置一个或多个第二导电类型岛区，第二导电类型岛区依次竖向排列且最上端的第二导电类型岛区与元胞沟槽的槽底接触，利用第二导电类型岛区以及第一导电类型辅助层能有效增加沟槽的深度，优化元胞沟槽的槽底掺杂，能进一步提高MOSFET器件的耐压能力，与现有工艺兼容，安全可靠。

公开(公告)号：CN107731908A

公开(公告)日：2018-02-23

申请号：CN201710997883.1

申请日：2017-10-24

Applicant: 贵州芯长征科技有限公司

Inventor： 徐承福 ,  朱阳军

IPC: H01L29/423 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7813 ,  H01L29/4236 ,  H01L29/66734

Abstract: 本发明涉及一种MOSFET结构及其制备方法，尤其是一种提高耐压的屏蔽栅MOSFET结构及其制备方法，属于半导体器件的技术领域。元胞沟槽内设置屏蔽栅结构，在元胞沟槽的槽底设置一个或多个第二导电类型岛区，第二导电类型岛区依次竖向排列且最上端的第二导电类型岛区与元胞沟槽的槽底接触，利用第二导电类型岛区以及第一导电类型辅助层能有效增加沟槽的深度，优化元胞沟槽的槽底掺杂，能进一步提高MOSFET器件的耐压能力，与现有工艺兼容，安全可靠。

公开(公告)号：CN110071043A

公开(公告)日：2019-07-30

申请号：CN201910335673.5

申请日：2019-04-24

Applicant: 贵州芯长征科技有限公司

Inventor： 白玉明 ,  杨飞 ,  吴凯 ,  杜丽娜 ,  朱阳军

IPC: H01L21/331 ,  H01L21/336

Abstract: 本发明涉及一种功率半导体器件的制备方法，其终端区的第二导电类型体区与衬底终端沟槽配合形成所需的终端区结构，而得到第二导电类型体区时不需要掩模版，与现有工艺相比，使得沟槽型功率半导体器件在正面结构制备时能少用一块掩模版，有效降低了功率半导体器件的制备成本。由于衬底阻挡层与元胞绝缘氧化层具有不同的刻蚀选择比，在去除衬底阻挡层时，避免对元胞绝缘氧化层过刻蚀，确保得到功率半导体器件的可靠性。有源区内存在衬底第二导电类型基区，保证了所制备得到功率半导体器件终端区的击穿特性以及有源区的导通特性，整个工艺过程与现有工艺兼容，安全可靠。

公开(公告)号：CN108288587A

公开(公告)日：2018-07-17

申请号：CN201810082225.4

申请日：2018-01-29

Applicant: 贵州芯长征科技有限公司

Inventor： 吴凯 ,  朱阳军 ,  胡少伟

IPC: H01L21/336 ,  H01L29/06

CPC classification number: H01L29/66477 ,  H01L29/0634

Abstract: 本发明涉及一种高压超结结构的制备方法，其包括如下步骤：步骤1、对半导体衬底进行沟槽刻蚀，以得到宽槽；步骤2、在上述宽槽的上方进行第二导电类型外延层的淀积，以得到第二导电类型外延层；步骤3、在上述宽槽上方进行第一导电类型外延层的淀积，以得到第一导电类型外延层；步骤4、重复上述第二导电类型外延层与第一导电类型外延层的淀积工艺步骤，直至将宽槽填满；步骤5、对上述半导体衬底的正面、背面进行减薄，以得到第二导电类型柱与第一导电类型柱交替排列的超结结构。本发明工艺步骤简单，与现有工艺兼容，采用具有较小深宽比的常规刻蚀工艺，形成长宽比更大的硅柱，不需要增加额外的光刻和注入，从而降低了成本。