-
公开(公告)号：CN116314330A
公开(公告)日：2023-06-23
申请号：CN202310172780.7
申请日：2023-02-27
Applicant: 江苏芯长征微电子集团股份有限公司 , 南京芯长征科技有限公司
IPC: H01L29/78 , H01L29/739 , H01L21/336 , H01L21/331 , H01L29/423
Abstract: 本发明涉及一种屏蔽栅功率半导体器件及制备方法。其屏蔽栅结构包括沟槽栅多晶硅以及位于所述沟槽栅多晶硅正下方的第一屏蔽栅多晶硅；在元胞沟槽内，还包括位于第一屏蔽栅多晶硅一侧的第二屏蔽栅多晶硅以及位于第一屏蔽栅多晶硅另一侧的第三屏蔽栅多晶硅，其中，第一屏蔽栅多晶硅的下端部位于第二屏蔽栅多晶硅以及第三屏蔽栅多晶硅相应下端部的下方；沟槽栅多晶硅与栅极金属欧姆接触，第一屏蔽栅多晶硅与源极金属欧姆接触；将第二屏蔽栅多晶硅或第三屏蔽栅多晶硅中的一个配置处于浮空状态，第二屏蔽栅多晶硅或第三屏蔽栅多晶硅中的另一个配置与沟槽栅多晶硅保持等电位。本发明能有效提高功率半导体器件的击穿电压，降低导通电阻。
-
公开(公告)号：CN116169162A
公开(公告)日：2023-05-26
申请号：CN202310340150.6
申请日：2023-03-31
Applicant: 江苏芯长征微电子集团股份有限公司 , 南京芯长征科技有限公司
IPC: H01L29/06 , H01L21/331 , H01L21/329 , H01L29/739 , H01L29/861 , H01L27/07
Abstract: 本发明涉及一种RC‑IGBT功率器件及制备方法。其包括具有第一导电类型的衬底、制备于所述衬底正面的正面元胞结构以及制备于所述衬底背面的背面结构，还包括用于隔离第二导电类型集电区以及与所述第二导电类型集电区邻近第一导电类型FRD阴极区的背面隔离沟槽，背面隔离沟槽的外侧壁与所隔离的第二导电类型集电区以及第一导电类型FRD阴极区接触，所述背面隔离沟槽的槽底伸入第一导电类型场截止缓冲层内，且所述背面隔离沟槽的槽底由位于第一导电类型场截止缓冲层内的第二导电类型注入区包覆。本发明能降低IGBT与FRD间的相互影响，提高FRD反向恢复的软度，提升器件的整体性能。
-
公开(公告)号：CN110429129B
公开(公告)日：2023-04-07
申请号：CN201910729781.0
申请日：2019-08-08
Applicant: 江苏芯长征微电子集团股份有限公司 , 南京芯长征科技有限公司
IPC: H01L29/06 , H01L29/739 , H01L29/78 , H01L21/331 , H01L21/336
Abstract: 本发明涉及一种功率半导体及制备方法，尤其是一种高压沟槽型功率半导体器件及制备方法，属于功率半导体器件的技术领域。对半导体衬底刻蚀得到较宽的元胞沟槽，对填充在元胞沟槽内的衬底导电多晶硅体进行回刻后，能在元胞沟槽内得到沟槽内注入定位孔，在沟槽内注入定位孔的外圈为衬底导电多晶硅体，利用沟槽内注入定位孔能方便同时得到衬底沟槽第二导电类型掺杂区以及衬底第二导电类型基区，衬底沟槽第二导电类型掺杂区位于元胞沟槽的槽底的正下方并与元胞沟槽的槽底接触，从而能降低元胞沟槽槽底绝缘栅氧化层的电场，提高衬底绝缘栅氧化层的可靠性，与现有工艺兼容，提高工艺流程的可控性。
-
公开(公告)号：CN115084219A
公开(公告)日：2022-09-20
申请号：CN202210340841.1
申请日：2022-04-02
Applicant: 江苏芯长征微电子集团股份有限公司 , 南京芯长征科技有限公司
IPC: H01L29/06 , H01L29/20 , H01L29/778 , H01L21/335
Abstract: 本发明涉及一种GaN异质结垂直半导体器件及制备方法，其元胞沟槽包括元胞第一沟槽体以及元胞第二沟槽体，在元胞第二沟槽体内设置沟槽第二导电多晶硅体以及沟槽第二绝缘氧化层，在元胞第一沟槽体内填充有沟槽第一导电多晶硅体，所述沟槽第一导电多晶硅体分布于沟槽第二导电多晶硅体的两侧；沟槽第一导电多晶硅体通过覆盖元胞第一沟槽体内的沟槽第一绝缘氧化层与所述元胞第一沟槽体的内侧壁绝缘隔离；沟槽第二导电多晶硅体的底部位于元胞第一沟槽体槽底的正下方，沟槽第二导电多晶硅体通过沟槽第二绝缘氧化层与沟槽第一导电多晶硅体以及第一导电类型漂移区绝缘隔离。本发明能有效降低器件的开关损耗，与现有工艺兼容，制造成本低。
-
公开(公告)号：CN114823852A
公开(公告)日：2022-07-29
申请号：CN202210416083.7
申请日：2022-04-20
Applicant: 南京芯长征科技有限公司
IPC: H01L29/06 , H01L29/739 , H01L21/331
Abstract: 本发明涉及一种基于超结结构的高压逆阻型功率半导体器件及制备方法。其包括半导体基板以及元胞区；半导体基板包括第一导电类型衬底、第一导电类型漂移区以及第一导电类型外延层；在第一导电类型漂移区内设置超结结构，元胞区内的元胞与第一导电类型外延层对应，超级结构内的第二导电类型柱通过第一导电类型外延层与元胞区内的第二导电类型基区隔离，且所述超结结构内的第二导电类型柱通过第一导电类型衬底与设置于第一导电类型衬底背面的第二导电类型集电区隔离。本发明既可以降低高压超结高深宽比的深槽刻蚀和填充难度，又可以在实现高耐压的同时，降低通态压降和静态损耗，同时由于可以正向和反向的耐压PN结，可以实现双向的耐压。
-
Patent Agency Ranking
公开(公告)号：CN114695556A
公开(公告)日：2022-07-01
申请号：CN202210323538.0
申请日：2022-03-30
Applicant: 南京芯长征科技有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L29/739 , H01L21/331
Abstract: 本发明涉及一种高可靠性SiC沟槽型功率半导体器件及制备方法。其包括SiC半导体基板以及元胞区，元胞区内设置若干横贯所述元胞区的第二导电类型掺杂埋层；元胞区内的元胞沟槽呈长条状且元胞沟槽间相互平行，元胞沟槽的长度方向与第二导电类型掺杂埋层的长度方向相互垂直；在所述功率半导体器件的截面上，第二导电类型掺杂埋层包括埋层第一主面以及与所述埋层第一主面正对应的埋层第二主面，其中，埋层第二主面与SiC半导体基板的背面正对应，第二导电类型掺杂埋层的埋层第二主面深度不低于元胞沟槽的槽底深度。本发明能有效降低元胞沟槽底部的电场，确保元胞沟槽底部栅氧化层的可靠性，能降低沟道导通电阻，与现有工艺兼容，安全可靠。
-
公开(公告)号：CN114487756A
公开(公告)日：2022-05-13
申请号：CN202210128593.4
申请日：2022-02-11
Applicant: 南京芯长征科技有限公司
Abstract: 本发明涉及一种测试方法，尤其是一种适用于IGBT器件的高温特性参数量产测试方法。在高温量产测试时，先选择一IGBT器件作为IGBT器件样品，通过对IGBT器件样品测试的参数校准测试，以能得到量产测试基准电压VCEJZ、量产测试基准电压VGEJZ以及量产测试基准脉冲宽度TpJZ，并将量产测试基准电压VCEJZ、量产测试基准电压VGEJZ以及量产测试基准脉冲宽度TpJZ作为默认测试条件对其他IGBT器件直接进行高温量产测试，量产测试基准脉冲宽度TpJZ和延迟时间Tdelay都不超过毫秒级，测试速度快，提高测试效率；通过IGBT器件自身导通功耗对当前的IGBT器件进行加热，量产测试时无需通过恒温加热台或者恒温加热底座进行加热，节省能耗和成本。
-
公开(公告)号：CN107658342B
公开(公告)日：2020-06-30
申请号：CN201710997761.2
申请日：2017-10-24
Applicant: 贵州芯长征科技有限公司 , 南京芯长征科技有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 本发明涉及一种非对称的屏蔽栅MOSFET结构及其制备方法，其在第一导电类型漂移层内设置第一元胞沟槽以及第二元胞沟槽，在所述第一元胞沟槽、第二元胞沟槽内均设置屏蔽栅结构；在第一元胞沟槽远离第二元胞沟槽的外侧设置第二导电类型第一基区，在第一元胞沟槽与第二元胞沟槽间设置第二导电类型第二基区，在第二元胞沟槽远离第一元胞沟槽的外侧设置第二导电类型第三基区，从而能形成非对称结构，利用所述非对称结构，能减少第一导电类型源区与第二导电类型基区的接触面积，且能提供更多的电流泄放路径，减少了第一导电类型源区下方的电流，进一步减少了寄生三极管开启的可能性，从而提高了屏蔽栅MOSFET器件的雪崩电流。
-
公开(公告)号：CN110676306A
公开(公告)日：2020-01-10
申请号：CN201910932545.9
申请日：2019-09-29
Applicant: 南京芯长征科技有限公司
IPC: H01L29/06 , H01L21/336 , H01L29/78 , H01L23/552
Abstract: 本发明涉及一种功率半导体器件及其制备方法，尤其是一种低EMI深沟槽隔离平面功率半导体器件及其制备方法，属于功率半导体器件的技术领域。其元胞区的元胞采用平面结构，用终端通孔隔离取代现有场限环终端结构，终端面积显著降低，降低芯片成本，提高芯片电流密度。将衬底栅极金属和背面电极结构放置在半导体衬底的背面，衬底源极金属位于半导体衬底的正面，封装时，将衬底源极金属焊接在封装基板上，衬底栅极金属和背面电极结构通过打线引出。由于衬底源极金属是处于低电位，因此，封装基板点位保持为低电位，封装基板向外发射电磁场的效应基本被消除，EMI干扰降低。
-
公开(公告)号：CN115116983A
公开(公告)日：2022-09-27
申请号：CN202210724019.5
申请日：2022-06-24
Applicant: 江苏芯长征微电子集团股份有限公司 , 南京芯长征科技有限公司
IPC: H01L23/34 , H01L29/739 , H01L29/78 , G01K7/01 , H01L21/331 , H01L21/336
Abstract: 本发明涉及一种背面集成温度传感器的功率半导体器件及制备方法。按照本发明提供的技术方案，所述背面集成温度传感器的功率半导体器件，包括功率半导体器件本体，所述功率半导体器件本体包括衬底、制备于所述衬底正面的正面结构以及制备于所述衬底背面的背面结构，所述正面结构包括有源区，所述背面结构包括背面电极，在所述衬底的背面还制备用于监测功率半导体器件本体工作温度的温度传感器，其中，所述温度传感器与正面结构内的有源区正对应，且所述温度传感器与背面电极相互独立。本发明能有效获取功率器件工作时的温度，提高温度监控的精度与可靠性。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.045 seconds)
