公开(公告)号：US20120153291A1

公开(公告)日：2012-06-21

申请号：US13298728

申请日：2011-11-17

申请人： Jin-Gyun KIM ,  Ki-Hyun HWANG ,  Sung-Hae LEE ,  Ji-Hoon CHOI

发明人： Jin-Gyun KIM ,  Ki-Hyun HWANG ,  Sung-Hae LEE ,  Ji-Hoon CHOI

IPC分类号： H01L29/792 ,  H01L29/04

CPC分类号： H01L29/7926 ,  H01L27/11582 ,  H01L29/1041 ,  H01L29/167 ,  H01L29/7923

摘要： A vertical memory device may include a substrate, a first selection line on the substrate, a plurality of word lines on the first selection line, a second selection line on the plurality of word lines, and a semiconductor channel. The first selection line may be between the plurality of word lines and the substrate, and the plurality of word lines may be between the first and second selection lines. Moreover, the first and second selection lines and the plurality of word lines may be spaced apart in a direction perpendicular with respect to a surface of the substrate. The semiconductor channel may extend away from the surface of the substrate adjacent sidewalls of the first and second selection lines and the plurality of word lines. In addition, portions of the semiconductor channel adjacent the second selection line may be doped with indium and/or gallium. Related methods are also discussed.

摘要翻译： 垂直存储器件可以包括衬底，衬底上的第一选择线，第一选择线上的多个字线，多个字线上的第二选择线，以及半导体沟道。 第一选择线可以在多个字线和衬底之间，并且多个字线可以在第一和第二选择线之间。 此外，第一选择线和第二选择线和多个字线可以在与衬底的表面垂直的方向上间隔开。 半导体通道可以延伸离开衬底的与第一和第二选择线和多个字线的侧壁相邻的表面。 此外，与第二选择线相邻的半导体通道的部分可以掺杂铟和/或镓。 还讨论了相关方法。

公开(公告)号：US20130273704A1

公开(公告)日：2013-10-17

申请号：US13716859

申请日：2012-12-17

申请人： Jung-Geun JEE ,  Jin-Gyun KIM ,  Ji-Hoon CHOI ,  Ki-Hyun HWANG

发明人： Jung-Geun JEE ,  Jin-Gyun KIM ,  Ji-Hoon CHOI ,  Ki-Hyun HWANG

IPC分类号： H01L21/36 ,  H01L29/66

CPC分类号： H01L21/36 ,  C23C16/24 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02488 ,  H01L21/02494 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/02595 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/28525 ,  H01L21/28556 ,  H01L21/76876 ,  H01L21/76877 ,  H01L27/10888 ,  H01L27/11582 ,  H01L29/66666

摘要： A method of forming a polysilicon layer includes providing a silicon precursor onto an object loaded in a process chamber to form a seed layer. The silicon precursor includes a nitrogen containing silicon precursor and a chlorine containing silicon precursor. The method further includes providing a silicon source on the seed layer.

摘要翻译： 形成多晶硅层的方法包括将硅前体提供到加载在处理室中的物体上以形成种子层。 硅前体包括含氮的硅前体和含氯的硅前体。 该方法还包括在种子层上提供硅源。

公开(公告)号：US20090280615A1

公开(公告)日：2009-11-12

申请号：US12453231

申请日：2009-05-04

申请人： Dong-Kak LEE ,  Ki-Hyun HWANG ,  Jin-Gyun KIM

发明人： Dong-Kak LEE ,  Ki-Hyun HWANG ,  Jin-Gyun KIM

IPC分类号： H01L21/336 ,  H01L21/3205 ,  H01L21/266

CPC分类号： H01L29/4941 ,  H01L21/28061 ,  H01L21/76829 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66621

摘要： A method of forming a conductive structure in a semiconductor device includes forming a conductive layer on a substrate, forming a conductive layer pattern on the substrate by patterning the conductive layer, forming an oxide layer on the substrate and a portion of the conductive layer, and forming a capping layer on the oxide layer and the conductive layer pattern.

摘要翻译： 在半导体器件中形成导电结构的方法包括在衬底上形成导电层，在衬底上形成导电层图案，通过图案化导电层，在衬底上形成氧化物层和导电层的一部分，以及 在氧化物层和导电层图案上形成覆盖层。

公开(公告)号：US20150137210A1

公开(公告)日：2015-05-21

申请号：US14546172

申请日：2014-11-18

申请人： Phil-Ouk NAM ,  Jun-Kyu YANG ,  Jin-Gyun KIM ,  Jae-Young AHN ,  Hun Hyeong LIM ,  Ki-Hyun HWANG

发明人： Phil-Ouk NAM ,  Jun-Kyu YANG ,  Jin-Gyun KIM ,  Jae-Young AHN ,  Hun Hyeong LIM ,  Ki-Hyun HWANG

IPC分类号： H01L27/115 ,  H01L29/66

CPC分类号： H01L27/11582 ,  H01L29/66833 ,  H01L29/7926

摘要： A method of manufacturing a vertical memory device includes forming alternating and repeating insulating interlayers and sacrificial layers on a substrate, the sacrificial layers including polysilicon or amorphous silicon, forming channel holes through the insulating interlayers and the sacrificial layers, forming channels in the channel holes, etching portions of the insulating interlayers and the sacrificial layers between adjacent channels to form openings, removing the sacrificial layers to form gaps between the insulating interlayers, and forming gate lines in the gaps.

摘要翻译： 制造垂直存储器件的方法包括在衬底上形成交替和重复的绝缘夹层和牺牲层，牺牲层包括多晶硅或非晶硅，通过绝缘夹层和牺牲层形成通道孔，在通道孔中形成通道， 蚀刻绝缘夹层的部分和相邻通道之间的牺牲层以形成开口，去除牺牲层以在绝缘夹层之间形成间隙，并在间隙中形成栅极线。

公开(公告)号：US20140239375A1

公开(公告)日：2014-08-28

申请号：US14182325

申请日：2014-02-18

申请人： Jin-Gyun KIM ,  Jae-Young AHN ,  Ki-Hyun HWANG

发明人： Jin-Gyun KIM ,  Jae-Young AHN ,  Ki-Hyun HWANG

IPC分类号： H01L27/115 ,  H01L29/792 ,  H01L29/66

CPC分类号： H01L29/7926 ,  H01L27/11582 ,  H01L29/66833

摘要： A vertical memory device includes a channel array, a charge storage layer structure, multiple gate electrodes and a dummy pattern array. The channel array includes multiple channels, each of which is formed on a first region of a substrate and is formed to extend in a first direction substantially perpendicular to a top surface of the substrate. The charge storage layer structure includes a tunnel insulation layer pattern, a charge storage layer pattern and a blocking layer pattern, which are sequentially formed on a sidewall of each channel in the second direction substantially parallel to the top surface of the substrate. The gate electrodes arranged on a sidewall of the charge storage layer structure and spaced apart from each other in the first direction. The dummy pattern array includes multiple dummy patterns, each of which is formed on a second region adjacent the first region of the substrate and is formed to extend in the first direction.

摘要翻译： 垂直存储器件包括沟道阵列，电荷存储层结构，多个栅电极和虚拟图案阵列。 通道阵列包括多个通道，每个通道形成在基板的第一区域上，并且形成为在基本上垂直于基板的顶表面的第一方向上延伸。 电荷存储层结构包括隧道绝缘层图案，电荷存储层图案和阻挡层图案，它们在基本上平行于基板的顶表面的第二方向上依次形成在每个沟道的侧壁上。 所述栅极布置在所述电荷存储层结构的侧壁上并且在所述第一方向上彼此间隔开。 虚拟图案阵列包括多个虚设图案，每个虚设图案形成在与基板的第一区域相邻的第二区域上，并且形成为沿第一方向延伸。

公开(公告)号：US20120129356A1

公开(公告)日：2012-05-24

申请号：US13363673

申请日：2012-02-01

申请人： Jin-Gyun KIM ,  Bon-young Koo ,  Ki-hyun Hwang

发明人： Jin-Gyun KIM ,  Bon-young Koo ,  Ki-hyun Hwang

IPC分类号： H01L21/31

CPC分类号： H01L29/4991 ,  C23C16/402 ,  H01L21/02126 ,  H01L21/02211 ,  H01L21/02271 ,  H01L21/02362 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/31629 ,  H01L21/31633 ,  H01L21/3185 ,  H01L21/764 ,  H01L21/7682 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/4983

摘要： A method of forming a dielectric layer having an air gap to isolate adjacent wirings or a gate stack of the semiconductor device is provided. A method of fabricating a semiconductor device includes providing a semiconductor substrate on which a plurality of wirings are formed adjacent to one another and forming a dielectric layer filling an upper portion of a space between the adjacent wirings to form air gaps by a thermal chemical vapor deposition method.

摘要翻译： 提供一种形成具有气隙以隔离相邻配线或半导体器件的栅极叠层的电介质层的方法。 一种制造半导体器件的方法包括提供半导体衬底，多个布线彼此相邻地形成有多个布线，并形成填充相邻布线之间的空间的上部的介电层，以通过热化学气相沉积形成空隙 方法。