知搜-全球专利检索

  1. 登录
  2. 注册

搜索结果

20 条记录 (耗时 0.019 秒)

    METAL SILICIDE ALLOY LOCAL INTERCONNECT
    1.
    发明申请
    METAL SILICIDE ALLOY LOCAL INTERCONNECT 失效
    金属硅合金局部互连

    公开(公告)号：US20080239792A1

    公开(公告)日：2008-10-02

    申请号：US11693035

    申请日：2007-03-29

    申请人： Clement H. Wann ,  Haining S. Yang

    发明人： Clement H. Wann ,  Haining S. Yang

    IPC分类号： H01L23/522 ,  G11C11/34 ,  H01L21/4763

    CPC分类号： H01L21/76895 ,  G11C11/412 ,  H01L27/11 ,  H01L27/1104 ,  Y10S257/903

    摘要： A local interconnect is formed with a gate conductor line that has an exposed sidewall on an active area of a semiconductor substrate. The exposes sidewall comprises a silicon containing material that may form a silicide alloy upon silicidation. During a silicidation process, a gate conductor sidewall silicide alloy forms on the exposed sidewall of the gate conductor line and an active area silicide is formed on the active area. The two silicides are joined to provide an electrical connection between the active area and the gate conductor line. Multiple sidewalls may be exposed on the gate conductor line to make multiple connections to different active area silicides.

    摘要翻译： 局部互连形成有栅极导体线，其在半导体衬底的有源区上具有暴露的侧壁。 暴露的侧壁包括可以在硅化时形成硅化物合金的含硅材料。 在硅化工艺期间，在栅极导体线的暴露的侧壁上形成栅极导体侧壁硅化物合金，并且在有源区上形成有源区硅化物。 两个硅化物被接合以在有源区域和栅极导体线之间提供电连接。 多个侧壁可能暴露在栅极导体线上，以使多个连接到不同的有源区硅化物。

    Method of forming contact for dual liner product
    2.
    发明授权
    Method of forming contact for dual liner product 有权
    形成双衬垫产品接触方法

    公开(公告)号：US07282435B2

    公开(公告)日：2007-10-16

    申请号：US11492456

    申请日：2006-07-25

    申请人： Haining S. Yang ,  Clement H. Wann ,  Huilong Zhu

    发明人： Haining S. Yang ,  Clement H. Wann ,  Huilong Zhu

    IPC分类号： H01L21/4763 ,  H01L21/44 ,  H01L23/52

    CPC分类号： H01L21/76897 ,  H01L21/28518 ,  H01L21/76805 ,  H01L21/76816 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76843 ,  H01L21/76855 ,  H01L21/823807 ,  H01L21/823871 ,  H01L23/485 ,  H01L29/7842 ,  H01L29/7843 ,  H01L2924/0002 ,  H01L2924/00

    摘要： A method is provided of forming a contact to a semiconductor structure. A current-conducting member is formed which extends horizontally over a first portion of a semiconductor device region but not over a second portion of such semiconductor device region. A first film is formed which extends over the second portion and only partially over the member to expose a contact portion of the member. A first contact via is formed in conductive communication with the contact portion. The first contact via has a silicide-containing region self-aligned to an area of the member contacted by the contact via. A second contact via is formed in conductive communication with the second portion, the second contact via extending through the first film.

    摘要翻译： 提供了形成与半导体结构的接触的方法。 形成导电构件，其在半导体器件区域的第一部分上水平延伸，但不在该半导体器件区域的第二部分上。 形成第一膜，其在第二部分上延伸并且仅部分地覆盖在构件上以暴露构件的接触部分。 第一接触通孔形成为与接触部分导电连通。 第一接触通孔具有与接触通孔接触的部件的区域自对准的含硅化物区域。 第二接触通孔形成为与第二部分导电连通，第二接触通孔延伸穿过第一膜。

    Metal silicide alloy local interconnect
    3.
    发明授权
    Metal silicide alloy local interconnect 失效
    金属硅化物合金局部互连

    公开(公告)号：US07791109B2

    公开(公告)日：2010-09-07

    申请号：US11693035

    申请日：2007-03-29

    申请人： Clement H. Wann ,  Haining S. Yang

    发明人： Clement H. Wann ,  Haining S. Yang

    IPC分类号： H01L27/10 ,  H01L27/11 ,  G11C5/06 ,  G11C11/00 ,  G11C11/34

    CPC分类号： H01L21/76895 ,  G11C11/412 ,  H01L27/11 ,  H01L27/1104 ,  Y10S257/903

    摘要： A local interconnect is formed with a gate conductor line that has an exposed sidewall on an active area of a semiconductor substrate. The exposes sidewall comprises a silicon containing material that may form a silicide alloy upon silicidation. During a silicidation process, a gate conductor sidewall silicide alloy forms on the exposed sidewall of the gate conductor line and an active area silicide is formed on the active area. The two silicides are joined to provide an electrical connection between the active area and the gate conductor line. Multiple sidewalls may be exposed on the gate conductor line to make multiple connections to different active area silicides.

    摘要翻译： 局部互连形成有栅极导体线，其在半导体衬底的有源区上具有暴露的侧壁。 暴露的侧壁包括可以在硅化时形成硅化物合金的含硅材料。 在硅化工艺期间，在栅极导体线的暴露的侧壁上形成栅极导体侧壁硅化物合金，并且在有源区上形成有源区硅化物。 两个硅化物被接合以在有源区域和栅极导体线之间提供电连接。 多个侧壁可能暴露在栅极导体线上，以使多个连接到不同的有源区硅化物。

    Method for forming self-aligned dual salicide in CMOS technologies
    10.
    发明授权
    Method for forming self-aligned dual salicide in CMOS technologies 失效
    在CMOS技术中形成自对准双重自杀机的方法

    公开(公告)号：US07112481B2

    公开(公告)日：2006-09-26

    申请号：US11254929

    申请日：2005-10-20

    申请人： Sunfei Fang ,  Cyril Cabral, Jr. ,  Chester T. Dziobkowski ,  John J. Ellis-Monaghan ,  Christian Lavoie ,  Zhijiong Luo ,  James S. Nakos ,  An L. Steegen ,  Clement H. Wann

    发明人： Sunfei Fang ,  Cyril Cabral, Jr. ,  Chester T. Dziobkowski ,  John J. Ellis-Monaghan ,  Christian Lavoie ,  Zhijiong Luo ,  James S. Nakos ,  An L. Steegen ,  Clement H. Wann

    IPC分类号： H01L21/8238

    CPC分类号： H01L21/28518 ,  H01L21/823814 ,  H01L21/823835

    摘要： A method of fabricating a complementary metal oxide semiconductor (CMOS) device, wherein the method comprises forming a first well region in a semiconductor substrate for accommodation of a first type semiconductor device; forming a second well region in the semiconductor substrate for accommodation of a second type semiconductor device; shielding the first type semiconductor device with a mask; depositing a first metal layer over the second type semiconductor device; performing a first salicide formation on the second type semiconductor device; removing the mask; depositing a second metal layer over the first and second type semiconductor devices; and performing a second salicide formation on the first type semiconductor device. The method requires only one pattern level and it eliminates pattern overlay as it also simplifies the processes to form different silicide material over different devices.

    摘要翻译： 一种制造互补金属氧化物半导体（CMOS）器件的方法，其中所述方法包括在用于容纳第一类型半导体器件的半导体衬底中形成第一阱区; 在所述半导体衬底中形成用于容纳第二类型半导体器件的第二阱区; 用掩模屏蔽第一类型半导体器件; 在所述第二类型半导体器件上沉积第一金属层; 在所述第二类型半导体器件上执行第一自对准硅化物形成; 去除面膜; 在所述第一和第二类型半导体器件上沉积第二金属层; 以及在所述第一类型半导体器件上执行第二自对准硅化物形成。 该方法仅需要一个图案级别，并且消除图案覆盖，因为它也简化了在不同设备上形成不同硅化物材料的工艺。