公开(公告)号：US07435211B2

公开(公告)日：2008-10-14

申请号：US11617917

申请日：2006-12-29

申请人： Young Cheol Kim ,  An Sung Lee ,  Byung Ok Kim

发明人： Young Cheol Kim ,  An Sung Lee ,  Byung Ok Kim

IPC分类号： B04B5/02 ,  B04B9/14

CPC分类号： B04B9/14 ,  B04B5/0421 ,  F16F15/363 ,  Y10T74/2109

摘要： Disclosed herein are a balancer which is provided with a curved portion at a balancing space so that movement of balls is accelerated at the moment a rotational speed of a rotor exceeds a resonant speed, thereby stabilizing the rotation of the rotor without vibration regardless of when the rotational speed of the rotor is less or more than the resonant speed, and a centrifuge using the above balancer. The balancer includes a body which is formed with a balancing space thereinside. The balancing space has a circular circumference, and is defined by a bottom portion, a slanted portion extending upward from the bottom portion, a curved portion formed at an end of the slanted portion, and an upper large-diameter portion extending from the curved portion. The balancer further includes a plurality of balls which are contained in the balancing space.

摘要翻译： 这里公开了一种平衡器，其在平衡空间处设置有弯曲部分，使得在转子的旋转速度超过谐振速度的时刻，球的移动被加速，从而稳定转子的旋转而不产生振动，而不管何时 转子的转速小于或大于共振速度，使用上述平衡器的离心机。 该平衡器包括在其内部形成有平衡空间的主体。 所述平衡空间具有圆周，由底部，从所述底部向上延伸的倾斜部分，形成在所述倾斜部的端部的弯曲部分和从所述弯曲部分延伸的上部大直径部分 。 平衡器还包括容纳在平衡空间中的多个球。

公开(公告)号：US08710675B2

公开(公告)日：2014-04-29

申请号：US11677477

申请日：2007-02-21

申请人： Young Cheol Kim ,  Koo Hong Lee

发明人： Young Cheol Kim ,  Koo Hong Lee

IPC分类号： H01L23/48 ,  H01L29/40 ,  H01L23/52 ,  H01L21/44

CPC分类号： H01L23/3107 ,  H01L23/49575 ,  H01L24/48 ,  H01L24/49 ,  H01L25/0657 ,  H01L2224/05554 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/4917 ,  H01L2224/49171 ,  H01L2224/4943 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2225/06582 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2924/00012

摘要： An integrated circuit package system includes a first integrated circuit die having die pads only adjacent a single edge of the first integrated circuit die, forming first bonding lands adjacent the single edge, connecting the die pads and the first bonding lands, and encapsulating the die pads and a portion of the first bonding lands to form a first package.

摘要翻译： 集成电路封装系统包括第一集成电路管芯，其具有仅与第一集成电路管芯的单个边缘相邻的管芯焊盘，形成与单个边缘相邻的第一焊接区域，连接管芯焊盘和第一焊接区域，以及封装管芯焊盘 并且所述第一结合区域的一部分形成第一包装。

公开(公告)号：US08012867B2

公开(公告)日：2011-09-06

申请号：US11618647

申请日：2006-12-29

申请人： Koo Hong Lee ,  Il Kwon Shim ,  Young Cheol Kim ,  Bongsuk Choi

发明人： Koo Hong Lee ,  Il Kwon Shim ,  Young Cheol Kim ,  Bongsuk Choi

IPC分类号： H01L21/44

CPC分类号： H01L23/3128 ,  H01L23/3114 ,  H01L24/48 ,  H01L24/73 ,  H01L24/94 ,  H01L24/97 ,  H01L25/03 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/73204 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/06517 ,  H01L2225/06586 ,  H01L2225/06596 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2224/85 ,  H01L2224/83 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A wafer level chip scale package system is provided including placing a first integrated circuit over a semiconductor wafer having a second integrated circuit; connecting a second electrical interconnect between the first integrated circuit and the second integrated circuit; forming a stress relieving encapsulant on the outer perimeter of the second integrated circuit for covering the second electrical interconnect; and singulating a chip scale package, from the semiconductor wafer, through the stress relieving encapsulant and the semiconductor wafer.

摘要翻译： 提供晶片级芯片级封装系统，包括将第一集成电路放置在具有第二集成电路的半导体晶片上; 连接第一集成电路和第二集成电路之间的第二电互连; 在所述第二集成电路的外周上形成用于覆盖所述第二电互连的应力消除密封剂; 以及从半导体晶片，通过应力释放密封剂和半导体晶片分离芯片级封装。

公开(公告)号：US20070178667A1

公开(公告)日：2007-08-02

申请号：US11618647

申请日：2006-12-29

申请人： Koo Hong Lee ,  Il Kwon Shim ,  Young Cheol Kim ,  Bongsuk Choi

发明人： Koo Hong Lee ,  Il Kwon Shim ,  Young Cheol Kim ,  Bongsuk Choi

IPC分类号： H01L21/00

CPC分类号： H01L23/3128 ,  H01L23/3114 ,  H01L24/48 ,  H01L24/73 ,  H01L24/94 ,  H01L24/97 ,  H01L25/03 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/73204 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/06517 ,  H01L2225/06586 ,  H01L2225/06596 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2224/85 ,  H01L2224/83 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A wafer level chip scale package system is provided including placing a first integrated circuit over a semiconductor wafer having a second integrated circuit; connecting a second electrical interconnect between the first integrated circuit and the second integrated circuit; forming a stress relieving encapsulant on the outer perimeter of the second integrated circuit for covering the second electrical interconnect; and singulating a chip scale package, from the semiconductor wafer, through the stress relieving encapsulant and the semiconductor wafer.

摘要翻译： 提供晶片级芯片级封装系统，包括将第一集成电路放置在具有第二集成电路的半导体晶片上; 连接第一集成电路和第二集成电路之间的第二电互连; 在所述第二集成电路的外周上形成用于覆盖所述第二电互连的应力消除密封剂; 以及从半导体晶片，通过应力释放密封剂和半导体晶片分离芯片级封装。

公开(公告)号：US09012614B2

公开(公告)日：2015-04-21

申请号：US13698112

申请日：2011-12-27

申请人： Minsu Ko ,  Young Cheol Kim ,  Siseok Lee

发明人： Minsu Ko ,  Young Cheol Kim ,  Siseok Lee

IPC分类号： C07H21/00 ,  C12N15/10 ,  C12Q1/68 ,  G01N30/90 ,  G01N30/88

CPC分类号： C12N15/101 ,  C07H21/00 ,  C12N15/1003 ,  C12Q1/6806 ,  C12Q2523/308 ,  C12Q2527/125 ,  C12Q2531/113 ,  C12Q2565/137 ,  G01N30/90 ,  G01N2030/8827 ,  Y10T436/255

摘要： Provided is a method for rapid nucleic acid purification. The method includes allowing the nucleic acid isolated from the biological sample to be adsorbed on a silica membrane; separating contaminants from the nucleic acid-adsorbed silica membrane by using paper chromatography; and eluting only high-purity nucleic acid from the silica membrane from which the contaminants are isolated by using a buffer, or applying at least one selected from direct PCR, RT-PCR, real-time PCR, and real-time RT-PCR to the nucleic acid bound onto the silica membrane.

摘要翻译： 提供了快速核酸纯化的方法。 该方法包括使从生物样品分离的核酸吸附在二氧化硅膜上; 通过使用纸色谱法分离污染物与核酸吸附二氧化硅膜; 并且仅从通过使用缓冲液分离污染物的二氧化硅膜仅洗脱高纯度核酸，或将至少一种选自直接PCR，RT-PCR，实时PCR和实时RT-PCR的方法纯化至 核酸结合到二氧化硅膜上。

公开(公告)号：US08530280B2

公开(公告)日：2013-09-10

申请号：US13178347

申请日：2011-07-07

申请人： Choong Bin Yim ,  Young Cheol Kim

发明人： Choong Bin Yim ,  Young Cheol Kim

IPC分类号： H01L21/44

CPC分类号： H01L23/3128 ,  H01L21/565 ,  H01L24/48 ,  H01L25/0657 ,  H01L2224/48227 ,  H01L2924/00014 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/15331 ,  H01L2924/19041 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A method for manufacturing an integrated circuit package system includes: providing a carrier; mounting an integrated circuit die on a top side of the carrier; connecting the integrated circuit die with the carrier; forming an encapsulation having a multi-sloped side over the integrated circuit die for reducing ejection stress; and forming a first external interconnect on the top side of the carrier adjacent to and separated from the encapsulation including forming a second external interconnect on a bottom side of the carrier opposite the first external interconnect.

摘要翻译： 一种用于制造集成电路封装系统的方法，包括：提供载体; 将集成电路管芯安装在载体的顶侧上; 将集成电路管芯与载体连接起来; 在所述集成电路管芯上形成具有多倾斜侧的封装以减少喷射应力; 以及在与所述封装相邻并且与所述封装分离的所述载体的顶侧上形成第一外部互连件，包括在所述载体的与所述第一外部互连件相对的底侧上形成第二外部互连。

公开(公告)号：US20110260313A1

公开(公告)日：2011-10-27

申请号：US13178347

申请日：2011-07-07

申请人： Choong Bin Yim ,  Young Cheol Kim

发明人： Choong Bin Yim ,  Young Cheol Kim

IPC分类号： H01L23/495 ,  H01L23/49 ,  H01L21/56

CPC分类号： H01L23/3128 ,  H01L21/565 ,  H01L24/48 ,  H01L25/0657 ,  H01L2224/48227 ,  H01L2924/00014 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/15331 ,  H01L2924/19041 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A method for manufacturing an integrated circuit package system includes: providing a carrier; mounting an integrated circuit die on a top side of the carrier; connecting the integrated circuit die with the carrier; forming an encapsulation having a multi-sloped side over the integrated circuit die for reducing ejection stress; and forming a first external interconnect on the top side of the carrier adjacent to and separated from the encapsulation including forming a second external interconnect on a bottom side of the carrier opposite the first external interconnect.

摘要翻译： 一种用于制造集成电路封装系统的方法，包括：提供载体; 将集成电路管芯安装在载体的顶侧上; 将集成电路管芯与载体连接起来; 在所述集成电路管芯上形成具有多倾斜侧的封装以减少喷射应力; 以及在与所述封装相邻并且与所述封装分离的所述载体的顶侧上形成第一外部互连件，包括在所述载体的与所述第一外部互连件相对的底侧上形成第二外部互连。

公开(公告)号：US20080135989A1

公开(公告)日：2008-06-12

申请号：US11635941

申请日：2006-12-07

申请人： Byoung Wook Jang ,  Young Cheol Kim ,  Koo Hong Lee

发明人： Byoung Wook Jang ,  Young Cheol Kim ,  Koo Hong Lee

IPC分类号： H01L23/495 ,  H01L23/522

CPC分类号： H01L25/0657 ,  H01L23/4334 ,  H01L23/49575 ,  H01L24/48 ,  H01L2224/48091 ,  H01L2225/0651 ,  H01L2225/06527 ,  H01L2225/06562 ,  H01L2225/06575 ,  H01L2225/06589 ,  H01L2225/06596 ,  H01L2924/00014 ,  H01L2924/01046 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： An integrated circuit package system that includes: providing an electrical interconnect system including a support structure and a lead-finger system; stacking a first device over the support structure; stacking a second device over the first device; connecting the first device and the second device to the lead-finger system; stacking a dummy device over the second device; and exposing a support structure bottom side and a dummy device top side for thermal dissipation.

摘要翻译： 一种集成电路封装系统，包括：提供包括支撑结构和引线指系统的电互连系统; 将第一装置堆叠在支撑结构上方; 在第一设备上堆叠第二设备; 将所述第一装置和所述第二装置连接到所述引线指系统; 在第二设备上堆叠虚拟设备; 并且暴露支撑结构底侧和用于散热的虚设装置顶侧。

公开(公告)号：US20080029867A1

公开(公告)日：2008-02-07

申请号：US11462588

申请日：2006-08-04

申请人： Young Cheol Kim ,  Koo Hong Lee ,  Jae Hak Yee ,  Il Kwon Shim

发明人： Young Cheol Kim ,  Koo Hong Lee ,  Jae Hak Yee ,  Il Kwon Shim

IPC分类号： H01L23/02

CPC分类号： H01L23/49537 ,  H01L21/6835 ,  H01L23/3107 ,  H01L23/3135 ,  H01L23/49548 ,  H01L23/49575 ,  H01L24/48 ,  H01L25/105 ,  H01L2224/32145 ,  H01L2224/45014 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/73215 ,  H01L2225/1029 ,  H01L2225/1052 ,  H01L2924/00014 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/18165 ,  H01L2924/3025 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207

摘要： A stackable multi-chip package system is provided including forming an external interconnect having a base and a tip, connecting a first integrated circuit die and the base, stacking a second integrated circuit die over the first integrated circuit die in an active side to active side configuration, connecting the second integrated circuit die and the base, and molding the first integrated circuit die, the second integrated circuit die, and the external interconnect partially exposed.

摘要翻译： 提供了一种可堆叠的多芯片封装系统，包括形成具有基极和尖端的外部互连件，连接第一集成电路管芯和基座，将第二集成电路管芯在有源侧的第一集成电路管芯上堆叠到有源侧 配置，连接第二集成电路管芯和基座，以及模制第一集成电路管芯，第二集成电路管芯和部分暴露的外部互连。

公开(公告)号：US07861059B2

公开(公告)日：2010-12-28

申请号：US11051325

申请日：2005-02-03

申请人： Paul Magliocco ,  Young Cheol Kim ,  Richard Mark Greene ,  John M. Holmes

发明人： Paul Magliocco ,  Young Cheol Kim ,  Richard Mark Greene ,  John M. Holmes

IPC分类号： G06F12/00 ,  G06F13/00 ,  G06F13/28

CPC分类号： G11C29/56004 ,  G11C29/56 ,  G11C29/56008 ,  G11C29/76 ,  G11C2029/1806 ,  G11C2029/2602

摘要： A method and system are provided for programming a plurality of memory devices arranged in parallel. In one embodiment of the present invention, the plurality of memory devices comprises first and second memory devices, and the method comprises providing successively the first address to the first memory device and the second address to the second memory device. The first address refers to a first group of storage locations in the first memory device and the second address refers to a second group of storage locations in the second memory device. The method then proceeds to load in parallel a string of data to the first and second memory devices so that the string of data is written simultaneously to the first group of storage locations in the first memory device and to the second group of storage locations in the second memory device.

摘要翻译： 提供了一种方法和系统，用于对并行布置的多个存储器件进行编程。 在本发明的一个实施例中，多个存储器件包括第一和第二存储器件，并且该方法包括连续提供第一地址到第一存储器件，第二地址提供给第二存储器件。 第一地址是指第一存储设备中的第一组存储位置，第二地址是指第二存储设备中的第二组存储位置。 然后，该方法继续并行地将一串数据加载到第一和第二存储器设备，使得数据串被同时写入第一存储器设备中的第一组存储位置和第二组存储位置 第二存储设备。