公开(公告)号：US08012867B2

公开(公告)日：2011-09-06

申请号：US11618647

申请日：2006-12-29

申请人： Koo Hong Lee ,  Il Kwon Shim ,  Young Cheol Kim ,  Bongsuk Choi

发明人： Koo Hong Lee ,  Il Kwon Shim ,  Young Cheol Kim ,  Bongsuk Choi

IPC分类号： H01L21/44

CPC分类号： H01L23/3128 ,  H01L23/3114 ,  H01L24/48 ,  H01L24/73 ,  H01L24/94 ,  H01L24/97 ,  H01L25/03 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/73204 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/06517 ,  H01L2225/06586 ,  H01L2225/06596 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2224/85 ,  H01L2224/83 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A wafer level chip scale package system is provided including placing a first integrated circuit over a semiconductor wafer having a second integrated circuit; connecting a second electrical interconnect between the first integrated circuit and the second integrated circuit; forming a stress relieving encapsulant on the outer perimeter of the second integrated circuit for covering the second electrical interconnect; and singulating a chip scale package, from the semiconductor wafer, through the stress relieving encapsulant and the semiconductor wafer.

摘要翻译： 提供晶片级芯片级封装系统，包括将第一集成电路放置在具有第二集成电路的半导体晶片上; 连接第一集成电路和第二集成电路之间的第二电互连; 在所述第二集成电路的外周上形成用于覆盖所述第二电互连的应力消除密封剂; 以及从半导体晶片，通过应力释放密封剂和半导体晶片分离芯片级封装。

公开(公告)号：US20070178667A1

公开(公告)日：2007-08-02

申请号：US11618647

申请日：2006-12-29

申请人： Koo Hong Lee ,  Il Kwon Shim ,  Young Cheol Kim ,  Bongsuk Choi

发明人： Koo Hong Lee ,  Il Kwon Shim ,  Young Cheol Kim ,  Bongsuk Choi

IPC分类号： H01L21/00

CPC分类号： H01L23/3128 ,  H01L23/3114 ,  H01L24/48 ,  H01L24/73 ,  H01L24/94 ,  H01L24/97 ,  H01L25/03 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/73204 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/06517 ,  H01L2225/06586 ,  H01L2225/06596 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2224/85 ,  H01L2224/83 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A wafer level chip scale package system is provided including placing a first integrated circuit over a semiconductor wafer having a second integrated circuit; connecting a second electrical interconnect between the first integrated circuit and the second integrated circuit; forming a stress relieving encapsulant on the outer perimeter of the second integrated circuit for covering the second electrical interconnect; and singulating a chip scale package, from the semiconductor wafer, through the stress relieving encapsulant and the semiconductor wafer.

摘要翻译： 提供晶片级芯片级封装系统，包括将第一集成电路放置在具有第二集成电路的半导体晶片上; 连接第一集成电路和第二集成电路之间的第二电互连; 在所述第二集成电路的外周上形成用于覆盖所述第二电互连的应力消除密封剂; 以及从半导体晶片，通过应力释放密封剂和半导体晶片分离芯片级封装。

公开(公告)号：US20100038768A1

公开(公告)日：2010-02-18

申请号：US12578797

申请日：2009-10-14

申请人： Young Cheol Kim ,  Koo Hong Lee ,  Jae Hak Yee ,  Il Kwon Shim

发明人： Young Cheol Kim ,  Koo Hong Lee ,  Jae Hak Yee ,  Il Kwon Shim

IPC分类号： H01L25/065 ,  H01L21/50

CPC分类号： H01L23/49537 ,  H01L21/6835 ,  H01L23/3107 ,  H01L23/3135 ,  H01L23/49548 ,  H01L23/49575 ,  H01L24/48 ,  H01L25/105 ,  H01L2224/32145 ,  H01L2224/45014 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/73215 ,  H01L2225/1029 ,  H01L2225/1052 ,  H01L2924/00014 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/18165 ,  H01L2924/3025 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207

摘要： A stackable multi-chip package system is provided including forming an external interconnect having a base and a tip, connecting a first integrated circuit die and the base, stacking a second integrated circuit die over the first integrated circuit die in an active side to active side configuration, connecting the second integrated circuit die and the base, and molding the first integrated circuit die, the second integrated circuit die, and the external interconnect partially exposed.

摘要翻译： 提供了一种可堆叠的多芯片封装系统，包括形成具有基极和尖端的外部互连件，连接第一集成电路管芯和基座，将第二集成电路管芯在有源侧的第一集成电路管芯上堆叠到有源侧 配置，连接第二集成电路管芯和基座，以及模制第一集成电路管芯，第二集成电路管芯和部分暴露的外部互连。

公开(公告)号：US20080029867A1

公开(公告)日：2008-02-07

申请号：US11462588

申请日：2006-08-04

申请人： Young Cheol Kim ,  Koo Hong Lee ,  Jae Hak Yee ,  Il Kwon Shim

发明人： Young Cheol Kim ,  Koo Hong Lee ,  Jae Hak Yee ,  Il Kwon Shim

IPC分类号： H01L23/02

CPC分类号： H01L23/49537 ,  H01L21/6835 ,  H01L23/3107 ,  H01L23/3135 ,  H01L23/49548 ,  H01L23/49575 ,  H01L24/48 ,  H01L25/105 ,  H01L2224/32145 ,  H01L2224/45014 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/73215 ,  H01L2225/1029 ,  H01L2225/1052 ,  H01L2924/00014 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/18165 ,  H01L2924/3025 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207

摘要： A stackable multi-chip package system is provided including forming an external interconnect having a base and a tip, connecting a first integrated circuit die and the base, stacking a second integrated circuit die over the first integrated circuit die in an active side to active side configuration, connecting the second integrated circuit die and the base, and molding the first integrated circuit die, the second integrated circuit die, and the external interconnect partially exposed.

摘要翻译： 提供了一种可堆叠的多芯片封装系统，包括形成具有基极和尖端的外部互连件，连接第一集成电路管芯和基座，将第二集成电路管芯在有源侧的第一集成电路管芯上堆叠到有源侧 配置，连接第二集成电路管芯和基座，以及模制第一集成电路管芯，第二集成电路管芯和部分暴露的外部互连。

公开(公告)号：US07622333B2

公开(公告)日：2009-11-24

申请号：US11462588

申请日：2006-08-04

申请人： Young Cheol Kim ,  Koo Hong Lee ,  Jae Hak Yee ,  Il Kwon Shim

发明人： Young Cheol Kim ,  Koo Hong Lee ,  Jae Hak Yee ,  Il Kwon Shim

IPC分类号： H01L21/44 ,  H01L21/48 ,  H01L21/50

CPC分类号： H01L23/49537 ,  H01L21/6835 ,  H01L23/3107 ,  H01L23/3135 ,  H01L23/49548 ,  H01L23/49575 ,  H01L24/48 ,  H01L25/105 ,  H01L2224/32145 ,  H01L2224/45014 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/73215 ,  H01L2225/1029 ,  H01L2225/1052 ,  H01L2924/00014 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/18165 ,  H01L2924/3025 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207

摘要： A stackable multi-chip package system is provided including forming an external interconnect having a base and a tip, connecting a first integrated circuit die and the base, stacking a second integrated circuit die over the first integrated circuit die in an active side to active side configuration, connecting the second integrated circuit die and the base, and molding the first integrated circuit die, the second integrated circuit die, and the external interconnect partially exposed.

摘要翻译： 提供了一种可堆叠的多芯片封装系统，包括形成具有基极和尖端的外部互连件，连接第一集成电路管芯和基座，将第二集成电路管芯在有源侧的第一集成电路管芯上堆叠到有源侧 配置，连接第二集成电路管芯和基座，以及模制第一集成电路管芯，第二集成电路管芯和部分暴露的外部互连。

公开(公告)号：US09059157B2

公开(公告)日：2015-06-16

申请号：US13842582

申请日：2013-03-15

申请人： Yaojian Lin ,  Il Kwon Shim ,  JunMo Koo ,  Jose Alvin Caparas

发明人： Yaojian Lin ,  Il Kwon Shim ,  JunMo Koo ,  Jose Alvin Caparas

IPC分类号： H01L23/498 ,  H01L21/768 ,  H01L23/00 ,  H01L23/16

CPC分类号： H01L23/49811 ,  H01L21/76885 ,  H01L23/16 ,  H01L23/49816 ,  H01L24/19 ,  H01L2223/6677 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/73267 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/3511 ,  H01L2924/00

摘要： An integrated circuit packaging system and method of manufacture thereof includes: a substrate having a top insulation layer and a top conductive layer; an inter-react layer on the substrate; an integrated circuit die on the substrate; a package body on the inter-react layer and the integrated circuit die; and a top solder bump on the top conductive layer, the top solder bump in a 3D via formed through the package body, the inter-react layer, and the top insulation layer for exposing the top conductive layer in the 3D via.

摘要翻译： 集成电路封装系统及其制造方法包括：具有顶部绝缘层和顶部导电层的衬底; 基板上的反应间层; 集成电路裸片在基板上; 反应层间和集成电路管芯上的封装体; 以及顶部导电层上的顶部焊料凸块，通过封装主体，反应间层和顶部绝缘层形成的3D通孔中的顶部焊料凸块，用于暴露3D通孔中的顶部导电层。

公开(公告)号：US09034693B2

公开(公告)日：2015-05-19

申请号：US13247890

申请日：2011-09-28

申请人： Il Kwon Shim ,  Kwee Lan Tan ,  Jian Jun Li ,  Dario S. Filoteo, Jr.

发明人： Il Kwon Shim ,  Kwee Lan Tan ,  Jian Jun Li ,  Dario S. Filoteo, Jr.

IPC分类号： H01L21/00 ,  H01L25/065 ,  H01L21/48 ,  H01L23/13 ,  H01L23/498 ,  H01L25/10 ,  H01L23/00

CPC分类号： H01L25/0657 ,  H01L21/4857 ,  H01L23/13 ,  H01L23/49816 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L25/105 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48237 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2225/06572 ,  H01L2225/06586 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01076 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/15165 ,  H01L2924/1517 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/3511 ,  Y10S438/928 ,  H01L2924/00012 ,  H01L2924/01031 ,  H01L2924/00 ,  H01L2924/3512 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A method of manufacturing an integrated circuit package includes: forming a substrate including: forming a core layer, and forming vias in the core layer; forming a conductive layer having a predetermined thickness on the core layer and having substantially twice the predetermined thickness in the vias; and forming connections between an integrated circuit die and the conductive layer.

摘要翻译： 制造集成电路封装的方法包括：形成衬底，包括：形成芯层，并在芯层中形成通孔; 在芯层上形成具有预定厚度的导电层，并且在通孔中基本上具有预定厚度的两倍; 以及在集成电路管芯和导电层之间形成连接。

公开(公告)号：US08685792B2

公开(公告)日：2014-04-01

申请号：US12040558

申请日：2008-02-29

申请人： Seng Guan Chow ,  Il Kwon Shim

发明人： Seng Guan Chow ,  Il Kwon Shim

IPC分类号： H01L23/498

CPC分类号： H01L25/105 ,  H01L24/73 ,  H01L25/03 ,  H01L25/16 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/73204 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2225/1023 ,  H01L2225/1052 ,  H01L2225/1058 ,  H01L2225/1088 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/19107 ,  H01L2924/00 ,  H01L2924/00012

摘要： An integrated circuit package system includes: providing a mountable integrated circuit system having an encapsulation with a cavity therein and a first interposer exposed by the cavity; mounting a second interposer over the first interposer for only stacking a discrete device thereover, and with the second interposer over the encapsulation and the cavity; and mounting an electrical component over the second interposer.

摘要翻译： 集成电路封装系统包括：提供具有其中具有空腔的封装的可安装集成电路系统和由腔暴露的第一插入器; 在第一插入器上安装第二插入件，仅在其上堆叠分立器件，并且第二插入器穿过封装和空腔; 并将电气部件安装在第二插入件上。

公开(公告)号：US08558399B2

公开(公告)日：2013-10-15

申请号：US13443067

申请日：2012-04-10

申请人： Kambhampati Ramakrishna ,  Il Kwon Shim ,  Seng Guan Chow

发明人： Kambhampati Ramakrishna ,  Il Kwon Shim ,  Seng Guan Chow

IPC分类号： H01L23/28

CPC分类号： H01L23/3128 ,  H01L21/561 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/3135 ,  H01L23/49861 ,  H01L23/5389 ,  H01L24/24 ,  H01L24/29 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/85 ,  H01L24/96 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/165 ,  H01L2224/12105 ,  H01L2224/24137 ,  H01L2224/32225 ,  H01L2224/45014 ,  H01L2224/48091 ,  H01L2224/48225 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2224/85 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/078 ,  H01L2924/12041 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2224/83 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207

摘要： A dual molded multi-chip package system is provided including forming an embedded integrated circuit package system having a first encapsulation partially covering a first integrated circuit die and a lead connected thereto, mounting a semiconductor device over the first encapsulation and connected to the lead, and forming a second encapsulation over the semiconductor device and the embedded integrated circuit package system.

摘要翻译： 提供了一种双模塑多芯片封装系统，包括形成嵌入式集成电路封装系统，其具有部分覆盖第一集成电路管芯的第一封装和与其连接的引线，将半导体器件安装在第一封装上并连接到引线上，以及 在半导体器件和嵌入式集成电路封装系统上形成第二封装。

公开(公告)号：US20130069252A1

公开(公告)日：2013-03-21

申请号：US13545887

申请日：2012-07-10

申请人： Byung Joon Han ,  Il Kwon Shim ,  Heap Hoe Kuan

发明人： Byung Joon Han ,  Il Kwon Shim ,  Heap Hoe Kuan

IPC分类号： H01L23/28 ,  H01L21/56

CPC分类号： H01L31/0203 ,  H01L21/561 ,  H01L21/565 ,  H01L21/568 ,  H01L23/3121 ,  H01L23/3128 ,  H01L24/19 ,  H01L24/97 ,  H01L27/14618 ,  H01L27/14636 ,  H01L27/14698 ,  H01L31/02005 ,  H01L31/1876 ,  H01L2224/12105 ,  H01L2224/24137 ,  H01L2224/96 ,  H01L2924/01322 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/12043 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/181 ,  H05K1/185 ,  H05K3/4038 ,  H05K2203/1461 ,  H01L2224/03 ,  H01L2924/00 ,  H01L2924/00012

摘要： A semiconductor device has a first semiconductor die including an active region formed on a surface of the first semiconductor die. The active region of the first semiconductor die can include a sensor. An encapsulant is deposited over the first semiconductor die. A conductive layer is formed over the encapsulant and first semiconductor die. An insulating layer can be formed over the first semiconductor die. An opening is formed in the insulating layer over the active region. A transmissive layer is formed over the first semiconductor die including the active region. The transmissive layer includes an optical dielectric material or an optical transparent or translucent material. The active region is responsive to an external stimulus passing through the transmissive layer. A plurality of bumps is formed through the encapsulant and electrically connected to the conductive layer. A second semiconductor die is disposed adjacent to the first semiconductor die.

摘要翻译： 半导体器件具有包括形成在第一半导体管芯的表面上的有源区的第一半导体管芯。 第一半导体管芯的有源区域可以包括传感器。 密封剂沉积在第一半导体管芯上。 在密封剂和第一半导体管芯之上形成导电层。 可以在第一半导体管芯上形成绝缘层。 在有源区域上的绝缘层中形成开口。 在包括有源区的第一半导体管芯之上形成透射层。 透射层包括光介电材料或光学透明或半透明材料。 有源区域响应穿过透射层的外部刺激。 通过密封剂形成多个凸块并与导电层电连接。 第二半导体管芯被设置成与第一半导体管芯相邻。