-
公开(公告)号：CN118969031A
公开(公告)日：2024-11-15
申请号：CN202411366517.2
申请日：2024-09-29
申请人： 苏州元脑智能科技有限公司
发明人： 张毅军
摘要： 本申请提供一种内存芯片的信号优化方法、计算机程序产品、设备及介质，包括：获取内存芯片的拓扑结构以确认内存芯片包含的分区芯片以及分区芯片对应的分区片选信号；根据分区片选信号以及预设的选取配置规则，生成每一分区芯片对应的端接电阻组合值列表；选取空闲分区芯片并根据端接电阻组合值列表，配置内存芯片内的端接电阻以优化内存芯片信号。增加了ODT参数值的可配置数量，实现了ODT步进精度的提升，并通过新增读写参数独立配置，进一步实现信号品质优化。
-
公开(公告)号：CN118866051A
公开(公告)日：2024-10-29
申请号：CN202410845248.1
申请日：2024-06-27
申请人： 北京大学
摘要： 本发明公开一种CMOS后道工艺兼容的新型存储器的阵列架构及其制备方法，属于半导体(Semiconductor)和CMOS混合集成电路技术领域。本发明提出一种基于2T2S2R单元的新型三维存储阵列架构，各存储单元除一个晶体管外还额外拥有一个选通管(Selector)，可有效抑制写入串扰和额外读电流；将各单元通过水平方向的源线(SL)引出，读写电流无需经过较长的晶体管沟道；通过共源线(SL)的方法形成实质上的2T2S2R单元，减小SL的面积开销，从而提高集成密度，与平面1S1R阵列相比，本发明在不显著增大面积开销的同时引入晶体管，能大幅度降低1S1R阵列对于选通管非线性度的要求。
-
公开(公告)号：CN118829223A
公开(公告)日：2024-10-22
申请号：CN202410201528.9
申请日：2024-02-23
申请人： 三星电子株式会社
摘要： 提供了一种具有提高的可靠性的半导体存储器装置和一种电子系统。半导体存储器装置包括：单元衬底；模制堆叠件，其包括交替地堆叠在单元衬底上的模制绝缘层和栅电极；半导体层，其在与单元衬底的上表面相交的竖直方向上延伸，以穿过模制堆叠件；阻挡绝缘图案，其在半导体层与栅电极中的每一个之间；电荷存储层，其包括半导体层与阻挡绝缘图案之间的电荷俘获部分和半导体层与模制绝缘层中的每一个之间的第一电荷阻挡部分；以及隧道绝缘层，其在半导体层与电荷存储层之间，其中，第一电荷阻挡部分的氧浓度高于电荷俘获部分的氧浓度。
-
公开(公告)号：CN118737211A
公开(公告)日：2024-10-01
申请号：CN202310372877.2
申请日：2023-03-30
申请人： 华为技术有限公司
IPC分类号： G11C5/14 , G11C5/02 , G11C5/06 , G11C11/4074 , G11C11/4096 , G11C11/4091 , G11C11/408
摘要： 本申请提供了一种电源电压产生电路、存储器、电子设备，涉及集成电路技术领域，可提高电荷泵输出的电源电压值的准确性。电源电压产生电路包括电荷泵、电荷泵检测电路和振荡器，电荷泵检测电路包括第一采样电路、第二采样电路和至少一个反相器对，第一采样电路被配置为接收第一参考电压信号和电荷泵输出的电源电压信号，生成第一采样电流信号。第二采样电路被配置为接收第二参考电压信号，生成第二采样电流信号。反相器对被配置为根据第一采样电流信号和第二采样电流信号，输出控制信号。振荡器被配置为根据控制信号产生时钟信号，以控制电荷泵生成电源电压信号。电源电压产生电路作为存储阵列的外围电路，可为数据的读取/写入操作供电。
-
公开(公告)号：CN118692530A
公开(公告)日：2024-09-24
申请号：CN202410331672.4
申请日：2024-03-22
申请人： 三星电子株式会社
摘要： 提供了一种存储器装置。所述存储器装置包括：存储器单元阵列，包括以多个列和多个行排列的多个存储器单元，并且包括在相同列和不同行中的第一存储器单元和第二存储器单元，所述多个列在平面图中与所述多个行相交；第一位线晶体管，包括在第一存储器单元中并且电连接到第一位线金属线；以及第二位线晶体管，包括在第二存储器单元中并且电连接到第二位线金属线，其中，第一位线金属线在存储器单元阵列的上表面上，并且第二位线金属线在存储器单元阵列的与存储器单元阵列的上表面背对的下表面上。
-
公开(公告)号：CN118675585A
公开(公告)日：2024-09-20
申请号：CN202310269341.8
申请日：2023-03-17
申请人： 上海复旦微电子集团股份有限公司
摘要： 本发明公开一种非挥发存储器阵列及其驱动电路、擦除方法，该存储器阵列包括：多组存储单元阵列，每组存储单元阵列包括多个存储单元，同一组内的所述多个存储单元连接同一字线、并连接不同位线，所有存储单元连接同一源线；至少两组存储单元阵列共用同一深N阱和同一P阱。本发明方案可以缩小存储器阵列面积，并保证对存储单元擦写的可靠性和性能。
-
公开(公告)号：CN118555826A
公开(公告)日：2024-08-27
申请号：CN202410183458.9
申请日：2024-02-19
申请人： 美光科技公司
发明人： F·A·席赛克·艾吉 , B·D·巴里
IPC分类号： H10B12/00 , G11C5/02 , G11C5/06 , G11C8/14 , G11C11/401
摘要： 本申请案涉及微电子装置及相关存储器装置及电子系统。一种微电子装置包含存储器阵列结构及竖直上覆于且接合到所述存储器阵列结构的控制电路系统结构。所述存储器阵列结构包含阵列区，其分别包含其水平区域内的存储器单元、数字线及字线。所述控制电路系统结构包含控制电路系统区、包含感测放大器SA电路系统的SA区段及包含子字线驱动器SWD电路系统的SWD区段。所述控制电路系统区与所述存储器阵列结构的所述阵列区水平重叠。所述SA区段分别与在第一方向上彼此水平相邻的所述控制电路系统区中的两者中的每一者水平重叠。所述SWD区段分别介入于在正交于所述第一方向的第二方向上彼此水平相邻的所述控制电路系统区中的两个其它者之间。
-
公开(公告)号：CN118447883A
公开(公告)日：2024-08-06
申请号：CN202310091540.4
申请日：2023-02-03
申请人： 华东科技股份有限公司
IPC分类号： G11C5/02 , G11C11/401
摘要： 本发明公开一种嵌入式双列直插式内存模块，其包含一印刷电路板、一第一内存芯片组及一第二内存芯片组；其中该第一内存芯片组的多个内存芯片是以覆晶技艺电性连接地对应设于该印刷电路板的一第一电路层上；其中该第二内存芯片组的多个内存芯片是以覆晶技艺电性连接地对应设于该印刷电路板的一第二电路层上；其中该内存模块上的每一该内存芯片是以覆晶技艺直接设于该印刷电路板上，以此该内存模块得具有不设任何经由打线接合技艺所产生供电性连接用金属线材的附带条件，以利于降低制造端成本并增进电性表现。
-
公开(公告)号：CN118366510A
公开(公告)日：2024-07-19
申请号：CN202310042024.2
申请日：2023-01-11
申请人： 长鑫存储技术有限公司
发明人： 张书浩
IPC分类号： G11C11/408 , G11C11/4074 , G11C5/02
摘要： 本公开实施例提供了一种字线驱动电路以及存储器，该字线驱动电路包括：驱动单元组，连接至多条字线，驱动单元组用于驱动其中一条字线；均衡单元，均衡单元连接于多条字线之间，用于在驱动其中一条字线前均衡多条字线之间的电位。这样，均衡单元可以被多条字线共用，从而能够节省字线驱动电路的版图面积，同时还能够保证存储器的性能。
-
公开(公告)号：CN118332997A
公开(公告)日：2024-07-12
申请号：CN202310012790.4
申请日：2023-01-05
申请人： 长鑫存储技术有限公司
IPC分类号： G06F30/392 , H01L27/02 , G11C5/02
摘要： 本申请提供一种通孔版图拆分方法、装置、电子设备及介质，包括：读取芯片级版图文件，确定通孔图层；对通孔图层执行拆分处理，得到多个通孔子图层，不同的通孔子图层对应不同的掩膜；其中，拆分处理包括：遍历通孔图层中的通孔，检测通孔与相邻通孔之间的距离是否符合设定的距离条件，若不符合，则将该通孔和该相邻通孔划分至不同的通孔子图层；根据多个通孔子图层和芯片级版图文件，合成得到通孔版图拆分后的目标版图文件。本方案能够实现通孔版图的拆分。
-
-
-
-
-
-
-
-
-
搜索结果
1074 条记录 (耗时 0.031 秒)
