-
公开(公告)号：CN107017855A
公开(公告)日：2017-08-04
申请号：CN201610884179.0
申请日：2016-10-11
申请人： 联发科技股份有限公司
IPC分类号： H03H5/12
摘要： 本发明提供了一种半导体集成电路装置，包括：芯片主电路和阻尼器。该芯片主电路耦接于电源，以及，用于执行预定功能。该阻尼器耦接于该芯片主电路的输出端；其中，该阻尼器耦接在该芯片主电路和无源元件之间，用以抑制该半导体集成电路装置的反谐振。此外，本发明还提供了一种用于设置阻尼器的优化电阻值的方法，其中，该阻尼器位于半导体集成电路装置中。采用本发明，可以抑制半导体集成电路装置的反谐振。
-
公开(公告)号：CN104882422A
公开(公告)日：2015-09-02
申请号：CN201510083354.1
申请日：2012-10-17
申请人： 联发科技股份有限公司
IPC分类号： H01L23/367 , H01L23/498 , H01L25/10
CPC分类号： H01L23/3675 , H01L23/36 , H01L23/3677 , H01L23/3736 , H01L23/49816 , H01L23/5226 , H01L24/14 , H01L24/73 , H01L25/105 , H01L2224/16225 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73253 , H01L2224/73265 , H01L2225/1023 , H01L2225/1058 , H01L2225/1094 , H01L2924/15311 , H01L2924/15331 , H01L2924/15787 , H01L2924/00012 , H01L2924/00014 , H01L2924/00
摘要： 本发明提供一种堆叠封装结构。堆叠封装结构包括：上封装体，包括第一基底及安装在该第一基底上的第一芯片，其中至少一个电浮置接合垫位于该第一基底的下表面；以及下封装体，位于该上封装体下方，包括第二基底及安装在该第二基底上的第二芯片，其中该第二芯片的上表面与该电浮置接合垫热接触。本发明所提出的堆叠封装结构，可以减轻或排除堆叠封装结构散热的问题。
-
公开(公告)号：CN103050455A
公开(公告)日：2013-04-17
申请号：CN201210417644.1
申请日：2012-10-17
申请人： 联发科技股份有限公司
IPC分类号： H01L23/367
CPC分类号： H01L2224/16225 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73253 , H01L2224/73265 , H01L2924/15311 , H01L2924/00014 , H01L2924/00
摘要： 本发明提供一种堆叠封装结构。堆叠封装结构包括：上封装体以及位于其下方的下封装体。上封装体包括第一基底及安装在第一基底上的第一芯片。第一基底的热导率大于70W/(m×K)。下封装体包括第二基底及安装在第二基底上的第二芯片。第二芯片的上表面与第一基底的下表面热接触。本发明所提出的堆叠封装结构，可以减轻或排除堆叠封装结构散热的问题。
-
公开(公告)号：CN107024873B
公开(公告)日：2019-02-05
申请号：CN201710058724.5
申请日：2017-01-23
申请人： 联发科技股份有限公司
IPC分类号： G05B19/04
摘要： 本发明公开了集成电路、电子设备及数据传输方法，其中一种集成电路可包括：控制电路，用于根据将被传输的数据提供多个控制信号；多个针，耦接于印刷电路板的多个导电轨迹；多个驱动单元，通过所述多个针耦接于所述印刷电路板的所述多个导电轨迹，且分为多个第一驱动单元和多个第二驱动单元，根据所述多个控制信号，所述多个第一驱动单元通过相应的针和相应的导电轨迹提供数据至存储设备，所述多个第二驱动单元通过相应的针提供至少一个恒定电压或屏蔽图案至相应的导电轨迹；其中，对应所述多个第二驱动单元的多个导电轨迹彼此之间被对应所述多个第一驱动单元的多个导电轨迹隔开。本发明可避免通过印刷电路板的导电轨迹传输数据时的串扰问题。
-
公开(公告)号：CN105873353B
公开(公告)日：2018-08-31
申请号：CN201610069939.2
申请日：2016-02-01
申请人： 联发科技股份有限公司
IPC分类号： H05K1/02
CPC分类号： H01L23/552 , H01L23/49838 , H01L23/5286 , H01L23/66 , H01L24/16 , H01L25/0655 , H01L27/12 , H01L2223/6688 , H01L2224/16227 , H01L2924/14 , H01L2924/15192 , H01L2924/3025 , H04B3/32 , H05K1/0216 , H05K1/0218 , H05K1/0219 , H05K1/0243 , H05K3/46
摘要： 本发明公开了一种集成电路、电子装置及数据传送方法，以解决印刷电路板的串音问题。其中，所述集成电路可包括：控制电路，根据欲被传送的数据而提供多个控制信号；多个接脚，其中所述接脚经由印刷电路板的多个导线而耦接于数据接收装置；以及，多个驱动单元，耦接于所述接脚，其中所述控制信号控制每一个所述驱动单元经由所对应的所述接脚以及所述印刷电路板的相应的导线而选择性地提供所述数据或是特定屏蔽型态至所述数据接收装置。
-
公开(公告)号：CN105873353A
公开(公告)日：2016-08-17
申请号：CN201610069939.2
申请日：2016-02-01
申请人： 联发科技股份有限公司
IPC分类号： H05K1/02
CPC分类号： H01L23/552 , H01L23/49838 , H01L23/5286 , H01L23/66 , H01L24/16 , H01L25/0655 , H01L27/12 , H01L2223/6688 , H01L2224/16227 , H01L2924/14 , H01L2924/15192 , H01L2924/3025 , H04B3/32 , H05K1/0216 , H05K1/0218 , H05K1/0219 , H05K1/0243 , H05K3/46
摘要： 本发明公开了一种集成电路、电子装置及数据传送方法，以解决印刷电路板的串音问题。其中，所述集成电路可包括：控制电路，根据欲被传送的数据而提供多个控制信号；多个接脚，其中所述接脚经由印刷电路板的多个导线而耦接于数据接收装置；以及，多个驱动单元，耦接于所述接脚，其中所述控制信号控制每一个所述驱动单元经由所对应的所述接脚以及所述印刷电路板的相应的导线而选择性地提供所述数据或是特定屏蔽型态至所述数据接收装置。
-
公开(公告)号：CN101473430A
公开(公告)日：2009-07-01
申请号：CN200780022543.1
申请日：2007-09-27
申请人： 联发科技股份有限公司
摘要： 一种电子装置(100)包括壳体(110)、印刷电路板(120)、以及芯片(130)。印刷电路板(120)设置于壳体(110)中，并且具有第一金属接地层(121)、第二金属接地层(122)、以及金属连接部(123)。第一金属接地层(121)相对于第二金属接地层(122)。金属连接部(123)连接于第一金属接地层(121)与第二金属接地层(122)之间。第二金属接地层(122)连接于壳体(110)。芯片(130)电性连接于印刷电路板(120)，并且包括晶粒(131)及导热部(132)。导热部(132)连接于晶粒(131)，并且焊接于第一金属接地层(121)。芯片(130)产生的热量通过导热部(132)、第一金属接地层(121)、金属连接部(123)以及第二金属接地层(122)传导至壳体(110)。
-
公开(公告)号：CN107024873A
公开(公告)日：2017-08-08
申请号：CN201710058724.5
申请日：2017-01-23
申请人： 联发科技股份有限公司
IPC分类号： G05B19/04
CPC分类号： H05K1/0218 , H01L23/48 , H01L23/5225 , H01L23/552 , H01L25/0655 , H01L2224/16227 , H01L2924/1436 , H01L2924/15192 , H04B3/32 , H05K1/0219 , H05K1/0228 , H05K1/0243 , H05K2201/10159 , H05K2201/10212 , G05B19/04
摘要： 本发明公开了集成电路、电子设备及数据传输方法，其中一种集成电路可包括：控制电路，用于根据将被传输的数据提供多个控制信号；多个针，耦接于印刷电路板的多个导电轨迹；多个驱动单元，通过所述多个针耦接于所述印刷电路板的所述多个导电轨迹，且分为多个第一驱动单元和多个第二驱动单元，根据所述多个控制信号，所述多个第一驱动单元通过相应的针和相应的导电轨迹提供数据至存储设备，所述多个第二驱动单元通过相应的针提供至少一个恒定电压或屏蔽图案至相应的导电轨迹；其中，对应所述多个第二驱动单元的多个导电轨迹彼此之间被对应所述多个第一驱动单元的多个导电轨迹隔开。本发明可避免通过印刷电路板的导电轨迹传输数据时的串扰问题。
-
公开(公告)号：CN105826304A
公开(公告)日：2016-08-03
申请号：CN201610019446.8
申请日：2016-01-12
申请人： 联发科技股份有限公司
IPC分类号： H01L23/64
CPC分类号： H01L25/16 , H01L23/3107 , H01L23/3128 , H01L23/498 , H01L23/50 , H01L23/528 , H01L23/5383 , H01L24/16 , H01L25/0655 , H01L2224/16227 , H01L2224/16235 , H01L2224/16265 , H01L2924/15192 , H01L2924/15311 , H01L2924/1579 , H01L2924/18161 , H01L2924/19104 , H01L2924/19105 , H01L23/64 , H01L23/642 , H01L28/00 , H01L28/40
摘要： 本发明提供了一种芯片封装，该芯片封装包括：封装在模塑料中的第一裸芯片；含芯片安装面的板；位于该第一裸芯片的活性表面上的重新布线层(RDL)结构，且该RDL结构位于该第一裸芯片和该芯片安装面之间；以及嵌入在该模塑料中的分立器件，该分立器件位于靠近该第一裸芯片的侧边缘的位置上。通过嵌入一分立器件至芯片封装中，当靠近裸芯片的IR降发生时，该分立器件能够快速地补偿非期望的IR降，从而防止裸芯片受到影响。
-
公开(公告)号：CN102222656B
公开(公告)日：2013-08-07
申请号：CN201110091976.0
申请日：2011-04-13
申请人： 联发科技股份有限公司
IPC分类号： H01L23/495 , H01L23/60
CPC分类号： H01L24/49 , H01L23/49503 , H01L23/49541 , H01L23/49551 , H01L24/48 , H01L2224/05554 , H01L2224/48177 , H01L2224/48247 , H01L2224/49109 , H01L2224/49175 , H01L2924/00014 , H01L2924/01006 , H01L2924/01033 , H01L2924/01074 , H01L2924/01082 , H01L2924/181 , H01L2924/30107 , H01L2924/3011 , H01L2924/00 , H01L2224/45099 , H01L2224/05599 , H01L2924/00012
摘要： 本发明提供一种半导体封装结构，包含有晶粒座、半导体晶粒、复数个导脚、接地杆以及复数个联系架。该半导体晶粒，设于该晶粒座上。该复数个导脚，设置于该晶粒座的周缘。该接地杆，设于该复数个导脚与该晶粒座之间。该复数个联系架，连接该接地杆与该晶粒座，其中两相邻的该复数个联系架之间具有间隔，且该间隔的长度小于或等于3毫米。本发明提供的半导体封装结构，可结合单层电路或2层电路印刷电路板，以降低系统成本。
-
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.03 秒)
