公开(公告)号：CN105679835B

公开(公告)日：2020-11-20

申请号：CN201510881324.5

申请日：2015-12-03

Applicant: 瑞萨电子株式会社

Inventor： 中西翔

IPC: H01L29/861

Abstract: 本发明涉及一种半导体器件。在背表面空穴注入型二极管中，通过更有效地确保从半导体衬底的背表面注入空穴的效果，改进半导体器件的性能。在该半导体器件中，在由包括形成在半导体衬底的主表面中的阳极P型层和形成在半导体衬底的背表面中的背表面N+型层的PN结形成的二极管中，背表面P+型层形成在背表面中，表面P+型层形成在背表面P+型层正上方的主表面中，从而促成从背表面注入空穴的效果。

公开(公告)号：CN105679835A

公开(公告)日：2016-06-15

申请号：CN201510881324.5

申请日：2015-12-03

Applicant: 瑞萨电子株式会社

Inventor： 中西翔

IPC: H01L29/861

Abstract: 本发明涉及一种半导体器件。在背表面空穴注入型二极管中，通过更有效地确保从半导体衬底的背表面注入空穴的效果，改进半导体器件的性能。在该半导体器件中，在由包括形成在半导体衬底的主表面中的阳极P型层和形成在半导体衬底的背表面中的背表面N+型层的PN结形成的二极管中，背表面P+型层形成在背表面中，表面P+型层形成在背表面P+型层正上方的主表面中，从而促成从背表面注入空穴的效果。

公开(公告)号：CN118553761A

公开(公告)日：2024-08-27

申请号：CN202410117740.7

申请日：2024-01-29

Applicant: 瑞萨电子株式会社

Inventor： 王彦哲 ,  中西翔

IPC: H01L29/06

Abstract: 从抗氧化掩膜层暴露的半导体衬底被热氧化以形成场氧化层。掩膜层具有带有第一宽度的多个掩膜部分和带有比第一宽度小的第二宽度的多个掩膜部分。在热氧化过程中，氧化物膜与场氧化物膜被整体地形成在掩膜部分之下，并且氧化物膜与场氧化物膜被整体地形成在掩膜部分之下。在除去掩膜层之后，通过使用场氧化物膜作为掩膜的到半导体衬底中的离子注入，多个p型半导体区域被形成。多个p型半导体区域包括形成在氧化物膜之下的第一半导体区域和形成在氧化物膜之下的第二半导体区域，并且第二半导体区域的深度浅于第一半导体区域的深度。

公开(公告)号：CN106981511B

公开(公告)日：2021-07-06

申请号：CN201611080652.6

申请日：2016-11-30

Applicant: 瑞萨电子株式会社

Inventor： 中西翔 ,  藤井裕二

IPC: H01L29/739 ,  H01L29/08 ,  H01L21/331

Abstract: 本发明提供一种半导体装置及其制造方法，用于提高具备RC‑IGBT的半导体装置的性能。在半导体基板(SB)的背面(Sb)和背面电极(CE)之间形成AlNiSi层(ML)(包含铝(Al)、镍(Ni)以及硅(Si)的层)。由此，能够在构成内置二极管的阴极区域的N+型层(NL)和背面电极(CE)之间获得良好的欧姆接合，并能够在构成IGBT的集电极区域的P型层(PL)和背面电极(CE)之间获得良好的欧姆接合。AlNiSi层(ML)所含的铝(Al)、镍(Ni)以及硅(Si)各自是10at％以上。

公开(公告)号：CN117133798A

公开(公告)日：2023-11-28

申请号：CN202310583713.4

申请日：2023-05-23

Applicant: 瑞萨电子株式会社

Inventor： 小泽航大 ,  中西翔

IPC: H01L29/45 ,  H01L29/739 ,  H01L29/861 ,  H01L25/18 ,  H01L21/60

Abstract: 本公开涉及一种半导体器件及其制造方法，其中半导体器件包括：引线、半导体衬底、在半导体衬底和引线之间提供的背面电极，以及被配置成连接背面电极和引线的焊料层。背面电极包括：在半导体衬底的背面上形成的硅化物层、在引线上形成的键合层、在键合层上形成的阻挡层，以及在硅化物层和阻挡层之间形成的应力缓和层。应力缓和层由包含铝作为主要组分的第一金属膜或包含金、银或铜作为主要组分的第二金属膜制成。

公开(公告)号：CN114447122A

公开(公告)日：2022-05-06

申请号：CN202111057034.0

申请日：2021-09-09

Applicant: 瑞萨电子株式会社

Inventor： 小泽航大 ,  中西翔

IPC: H01L29/861 ,  H01L29/41

Abstract: 本公开涉及半导体器件。该半导体器件包括：具有主表面和形成在主表面上的第一杂质区域的半导体衬底、形成在具有第一杂质区域的主表面上的第一电极、形成在主表面上以包围第一电极的绝缘膜、形成在绝缘膜上以与第一电极间隔开并且环形地包围第一电极的第二电极、以及半绝缘膜。第一电极具有外周边缘部分。从外周边缘部分上到第二电极上连续形成半绝缘膜。外周边缘部分包括第一角部。第二电极具有面向第一角部的第二角部。在第一角部与第二角部之间的绝缘膜上的半绝缘膜被去除。

公开(公告)号：CN107046057A

公开(公告)日：2017-08-15

申请号：CN201710060910.2

申请日：2017-01-25

Applicant: 瑞萨电子株式会社

Inventor： 中西翔

IPC: H01L29/40 ,  H01L27/082 ,  H01L21/8222

CPC classification number: H01L29/405 ,  H01L29/063 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/41708 ,  H01L29/41766 ,  H01L29/6634 ,  H01L29/66348 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7398 ,  H01L29/7809 ,  H01L29/7811 ,  H01L29/7813 ,  H01L21/8222 ,  H01L27/082

Abstract: 本发明涉及一种半导体器件及其制造方法。提供了具有改善的击穿电压和减小的耐压泄漏电流的高度可靠的半导体器件。中间电阻场板包括第一中间电阻场板和多个第二中间电阻场板，所述第一中间电阻场板的一端耦合到内周侧电阻场板，另一端耦合到外周侧电阻场板。第一中间电阻场板具有平面图案，所述平面图案配备有多个第一部分，所述多个第一部分在将所述内周侧电阻场板与所述外周侧电阻场板连接的第一方向上彼此分离并且在与所述第一方向正交的第二方向上直线延伸，并且所述平面图案沿着所述第二方向重复往复。所述第二中间电阻场板均与所述第一部分的一侧的第一端部连接并且具有曲率地延伸。

公开(公告)号：CN118116960A

公开(公告)日：2024-05-31

申请号：CN202311556717.X

申请日：2023-11-21

Applicant: 瑞萨电子株式会社

Inventor： 永久克己 ,  黑田亮太 ,  松浦仁 ,  中西翔

IPC: H01L29/739 ,  H01L29/08 ,  H01L29/10 ,  H01L21/331

Abstract: 一种半导体衬底包括在成对的沟槽之间在Y方向上彼此分离的多个发射极形成区域、以及位于发射极形成区域之间的分离区域。p型基极区域被形成在发射极形成区域和分离区域中的每个区域的半导体衬底中。n型杂质区域被形成在每个发射极形成区域的基极区域中。杂质区域也在分离区域中与成对的沟槽接触的位置处被形成在基极区域中。

公开(公告)号：CN116666451A

公开(公告)日：2023-08-29

申请号：CN202310020548.1

申请日：2023-01-06

Applicant: 瑞萨电子株式会社

Inventor： 五十岚俊昭 ,  中西翔 ,  宇野友彰 ,  柳井幸志郎 ,  村山昌也

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/40 ,  H01L29/417

Abstract: 本公开的各实施例涉及一种半导体器件以及半导体器件的制造方法。在构成半导体器件的半导体衬底的主表面上形成绝缘膜，以覆盖场板部分，在该绝缘膜上形成比所述场板部分厚的金属图案，在该绝缘膜上形成保护膜，以覆盖所述金属图案。该场板部分由一个或多个氮化硅膜和一个或多个的氧化硅膜的堆叠膜组成。

公开(公告)号：CN106981511A

公开(公告)日：2017-07-25

申请号：CN201611080652.6

申请日：2016-11-30

Applicant: 瑞萨电子株式会社

Inventor： 中西翔 ,  藤井裕二

IPC: H01L29/739 ,  H01L29/08 ,  H01L21/331

CPC classification number: H01L29/7397 ,  H01L21/265 ,  H01L21/28512 ,  H01L23/535 ,  H01L27/0635 ,  H01L29/083 ,  H01L29/0834 ,  H01L29/36 ,  H01L29/417 ,  H01L29/456 ,  H01L29/66348 ,  H01L29/7393 ,  H01L29/0821 ,  H01L29/66325

Abstract: 本发明提供一种半导体装置及其制造方法，用于提高具备RC‑IGBT的半导体装置的性能。在半导体基板(SB)的背面(Sb)和背面电极(CE)之间形成AlNiSi层(ML)(包含铝(Al)、镍(Ni)以及硅(Si)的层)。由此，能够在构成内置二极管的阴极区域的N+型层(NL)和背面电极(CE)之间获得良好的欧姆接合，并能够在构成IGBT的集电极区域的P型层(PL)和背面电极(CE)之间获得良好的欧姆接合。AlNiSi层(ML)所含的铝(Al)、镍(Ni)以及硅(Si)各自是10at％以上。