公开(公告)号：CN118116960A

公开(公告)日：2024-05-31

申请号：CN202311556717.X

申请日：2023-11-21

Applicant: 瑞萨电子株式会社

Inventor： 永久克己 ,  黑田亮太 ,  松浦仁 ,  中西翔

IPC: H01L29/739 ,  H01L29/08 ,  H01L29/10 ,  H01L21/331

Abstract: 一种半导体衬底包括在成对的沟槽之间在Y方向上彼此分离的多个发射极形成区域、以及位于发射极形成区域之间的分离区域。p型基极区域被形成在发射极形成区域和分离区域中的每个区域的半导体衬底中。n型杂质区域被形成在每个发射极形成区域的基极区域中。杂质区域也在分离区域中与成对的沟槽接触的位置处被形成在基极区域中。

公开(公告)号：CN117316995A

公开(公告)日：2023-12-29

申请号：CN202310543092.7

申请日：2023-05-15

Applicant: 瑞萨电子株式会社

Inventor： 波冈诚悟 ,  松浦仁 ,  黑田亮太

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/423 ,  H01L29/417

Abstract: 本公开涉及一种半导体器件及其制造方法，其中半导体器件包括：位于有源单元区域的一端和无源单元区域之间的边界处的沟槽发射极电极、位于有源单元区域的另一端和无源单元区域之间的边界处的沟槽栅极电极、连接到沟槽栅极电极的一端的端沟槽栅极电极，以及连接到沟槽发射极电极的一端的端沟槽发射极电极。在平面图中，在端沟槽栅极电极与端沟槽发射极电极之间的第二导电类型的主体区域下方，提供第一导电类型的空穴阻挡区域。有源单元区域中的主体区域和无源单元区域中的主体区域，通过端沟槽栅极电极与端沟槽发射极电极之间的主体区域相互连接。

公开(公告)号：CN114520226A

公开(公告)日：2022-05-20

申请号：CN202111299113.2

申请日：2021-11-04

Applicant: 瑞萨电子株式会社

Inventor： 黑田亮太 ,  松浦仁

IPC: H01L27/06 ,  H01L29/06 ,  H01L29/739 ,  H01L21/82 ,  H01L23/48

Abstract: 本公开涉及半导体器件及其制造方法。将沟槽栅极电极和栅极焊盘电连接的内置电阻器由导电膜形成，该导电膜经由绝缘膜形成在半导体衬底上。此处，绝缘膜的膜厚度大于沟槽内的绝缘膜的膜厚度，并且小于作为场氧化膜的绝缘膜。