-
公开(公告)号：CN113366925B
公开(公告)日：2024-11-01
申请号：CN201980090582.8
申请日：2019-11-29
Applicant: 株式会社村田制作所
IPC: H05K1/02
Abstract: 本发明的多层布线基板具备：电介质本体，其由电介质片材多层层叠而成；信号线，其设置于上述电介质本体；接地导体，其设置于上述电介质本体的内部，在上述电介质片材的层叠方向上，该接地导体与上述信号线对置，并且在从上述层叠方向俯视时，该接地导体与上述信号线重叠；以及石墨片材，其设置于上述电介质本体的内部，在上述层叠方向上，该石墨片材在与上述接地导体同一侧，与上述信号线对置，在上述层叠方向上，将上述信号线侧作为上侧，将上述接地导体侧作为下侧时，上述石墨片材的上表面位于与上述接地导体的上表面相同的平面上或者比上述接地导体的上表面靠下侧。
-
公开(公告)号：CN111164899A
公开(公告)日：2020-05-15
申请号：CN201880063212.0
申请日：2018-09-25
Applicant: 株式会社村田制作所
Abstract: 高频电路具备基板(20)、配置于基板的第一主面的第一端子(50a)、配置于第一主面的第二端子(50b)、配置于第一主面或者基板内的第一安装部件(30)、以及配置于与第一主面对置的基板的第二主面的第二安装部件(32)，输入至第一端子的高频信号被传输为经由配置于基板内的布线，在第一主面和配置于第二主面的第二安装部件中往复1周以上并从第二端子输出。
-
公开(公告)号：CN115514383B
公开(公告)日：2024-01-30
申请号：CN202210607017.8
申请日：2022-05-31
Applicant: 株式会社村田制作所
IPC: H04B1/40
Abstract: 本发明实现高频模块的薄型化。高频模块具备安装基板、第一电子部件以及第二电子部件。第二电子部件的高度低于第一电子部件。安装基板包含多个电介质层、多个导电层以及多个导通导体。在安装基板中，在安装基板的厚度方向上层叠有多个电介质层和多个导电层。安装基板具有与第一电子部件重叠并从第一主面到第二主面的第一区域以及与第二电子部件重叠并从第一主面到第二主面的第二区域。在安装基板中，对于多个导电层而言，第一区域的导电层的数量比第二区域的导电层的数量少。在安装基板中，第一区域的厚度比第二区域的厚度薄。
-
公开(公告)号：CN102077700B
公开(公告)日：2014-03-26
申请号：CN200980124807.3
申请日：2009-08-10
Applicant: 株式会社村田制作所
CPC classification number: H05K3/284 , H01L21/561 , H01L23/29 , H01L23/3121 , H01L23/552 , H01L24/97 , H01L2224/48227 , H01L2224/97 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01033 , H01L2924/01074 , H01L2924/01082 , H01L2924/014 , H01L2924/14 , H01L2924/15192 , H01L2924/1815 , H01L2924/19041 , H01L2924/19105 , H01L2924/3025 , H05K1/0218 , H05K1/095 , H05K3/0044 , H05K3/0052 , H05K3/381 , H05K2203/025 , H05K2203/1316 , Y10T29/49117 , Y10T29/49124 , Y10T29/49126 , Y10T29/4913 , Y10T29/49146 , Y10T29/49151 , Y10T29/49789 , Y10T29/49798 , H01L2224/85
Abstract: 本发明提供一种能减少在屏蔽层上产生没有涂布导电性树脂的缺陷区域的电路模块及其制造方法。准备母基板(112)。在母基板(112)的主面(S1)上安装多个电子元器件(14a、14b)。以覆盖母基板(112)的主面(S1)和电子元器件(14a、14b)的方式形成绝缘体层(116)。对绝缘体层(116)进行切削，以在绝缘体层(116)的主面(S2)上形成槽(20)和突起(22)，且使得绝缘体层(116)的厚度成为厚度(H)。在绝缘层(116)的主面(S2)上涂布导电性树脂以形成屏蔽层(118)。对形成有绝缘体层(116)和屏蔽层(118)的母基板(112)进行分割，得到多个电路模块。
-
公开(公告)号：CN110121768B
公开(公告)日：2023-10-31
申请号：CN201780070642.0
申请日：2017-12-06
Applicant: 株式会社村田制作所
Inventor： 西川博
Abstract: 开关IC(10)具备第一开关部(11)、第二开关部(12)、第三开关部(13)以及放大部(14)，第一开关部(11)和第三开关部(13)相邻配置，第三开关部(13)和放大部(14)相邻配置，放大部(14)和第二开关部(12)相邻配置，第一开关部(11)、第二开关部(12)、第三开关部(13)以及放大部(14)按照信号在第一开关部(11)、第二开关部(12)、第三开关部(13)以及放大部(14)中通过的顺序配置在直线上。
-
Patent Agency Ranking
公开(公告)号：CN115514383A
公开(公告)日：2022-12-23
申请号：CN202210607017.8
申请日：2022-05-31
Applicant: 株式会社村田制作所
IPC: H04B1/40
Abstract: 本发明实现高频模块的薄型化。高频模块具备安装基板、第一电子部件以及第二电子部件。第二电子部件的高度低于第一电子部件。安装基板包含多个电介质层、多个导电层以及多个导通导体。在安装基板中，在安装基板的厚度方向上层叠有多个电介质层和多个导电层。安装基板具有与第一电子部件重叠并从第一主面到第二主面的第一区域以及与第二电子部件重叠并从第一主面到第二主面的第二区域。在安装基板中，对于多个导电层而言，第一区域的导电层的数量比第二区域的导电层的数量少。在安装基板中，第一区域的厚度比第二区域的厚度薄。
-
公开(公告)号：CN115735419A
公开(公告)日：2023-03-03
申请号：CN202180046129.4
申请日：2021-06-07
Applicant: 株式会社村田制作所
IPC: H05K3/46
Abstract: 多层电路基板(1)具备：基板主体(10)，包含层叠的多个绝缘体层(11)；第一焊盘图案(20)，为了安装无源部件(PC)而设置于基板主体(10)；第二焊盘图案(30)，为了安装有源部件(AC)而设置于基板主体(10)；以及散热层(40)，配置在绝缘体层(11)之间，并设置为沿着绝缘体层(11)的主面。散热层(40)具有在绝缘体层(11)的层叠方向贯通的孔(40a)。在从层叠方向俯视时，散热层(40)的孔(40a)的外缘与第一焊盘图案(20)相比位于外侧，或者处于与第一焊盘图案(20)重叠的位置。
-
公开(公告)号：CN111164899B
公开(公告)日：2022-05-10
申请号：CN201880063212.0
申请日：2018-09-25
Applicant: 株式会社村田制作所
Abstract: 高频电路具备基板(20)、配置于基板的第一主面的第一端子(50a)、配置于第一主面的第二端子(50b)、配置于第一主面或者基板内的第一安装部件(30)、以及配置于与第一主面对置的基板的第二主面的第二安装部件(32)，输入至第一端子的高频信号被传输为经由配置于基板内的布线，在第一主面和配置于第二主面的第二安装部件中往复1周以上并从第二端子输出。
-
公开(公告)号：CN102246605B
公开(公告)日：2013-08-07
申请号：CN200980150341.4
申请日：2009-09-29
Applicant: 株式会社村田制作所
CPC classification number: H05K1/0266 , H05K2201/09927 , Y10T29/49108 , Y10T29/49115 , Y10T29/49121 , Y10T29/49155
Abstract: 本发明提供一种附有识别记号的小型的电路模块及其管理方法。在模块基板(30)上，在成为作为电路模块而完成时的安装面一侧的表面的周围，形成有信号输入输出端子(42)、外侧接地端子(41)。在被该信号输入输出端子(42)和外侧接地端子(41)所包围的内侧接地端子形成区域(31)中，形成有排列成纵横的矩阵状的多个内侧接地端子(40)。一个角部是方向识别用区域(39)，在该方向识别用区域(39)中，未形成内侧接地端子(40)，在该方向识别用区域(39)中，形成有具有模块基板(30)的位置信息的第一识别记号。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.022 seconds)
