公开(公告)号：CN1665027A

公开(公告)日：2005-09-07

申请号：CN200410081801.1

申请日：2004-12-30

Applicant: 株式会社日立制作所 ,  尔必达存储器株式会社

Inventor： 谷江尚史 ,  久野奈柄 ,  太田裕之 ,  池田博明 ,  安生一郎 ,  片桐光昭 ,  渡边祐二

IPC: H01L25/10

CPC classification number: H01L25/0657 ,  H01L23/481 ,  H01L24/48 ,  H01L2224/05573 ,  H01L2224/05647 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48472 ,  H01L2224/73204 ,  H01L2225/06513 ,  H01L2225/0652 ,  H01L2225/06541 ,  H01L2225/06589 ,  H01L2225/06593 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01079 ,  H01L2924/01087 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/15312 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 课题在于提供可以降低动作时的温度上升的半导体器件。把接口芯片2叠层到叠层起来的多个半导体元件1的上面。在多个半导体元件1的下面，配置Si内插板3和树脂基板内插板4。Si内插板3配置在树脂内插板4与多个半导体元件1之间，厚度比半导体元件1的厚度更厚，而且，具有小于树脂内插板4的线膨胀系数，大于等于多个半导体元件1的线膨胀系数的线膨胀系数。

公开(公告)号：CN100424870C

公开(公告)日：2008-10-08

申请号：CN200410076668.0

申请日：2004-04-29

Applicant: 株式会社日立制作所 ,  尔必达存储器株式会社

Inventor： 谷江尚史 ,  久野奈柄 ,  细川浩二

IPC: H01L25/00

CPC classification number: H01L25/105 ,  H01L2224/50 ,  H01L2225/1023 ,  H01L2225/1029 ,  H01L2225/1058 ,  H01L2225/107 ,  H01L2924/00011 ,  H01L2924/01047 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/15331 ,  H01L2924/3011 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2924/01005

Abstract: 一种半导体模块，其特征是包括：具有半导体元件、配线基板、和在上述半导体元件的与上述配线基板侧的面相对侧的面上形成的第1有机膜的半导体封装，上述配线基板具有连接上述半导体元件的配线构件和连接上述配线构件的外部端子；以及装载上述半导体封装的安装基板；第1上述半导体封装和第2上述半导体封装相层叠；在上述第1半导体封装的上述配线基板与上述第2半导体封装的上述第1有机膜之间、以及上述安装基板与上述半导体封装之间，具有第2有机膜。

公开(公告)号：CN100411172C

公开(公告)日：2008-08-13

申请号：CN200410081801.1

申请日：2004-12-30

Applicant: 株式会社日立制作所 ,  尔必达存储器株式会社

Inventor： 谷江尚史 ,  久野奈柄 ,  太田裕之 ,  池田博明 ,  安生一郎 ,  片桐光昭 ,  渡边祐二

IPC: H01L25/10

CPC classification number: H01L25/0657 ,  H01L23/481 ,  H01L24/48 ,  H01L2224/05573 ,  H01L2224/05647 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48472 ,  H01L2224/73204 ,  H01L2225/06513 ,  H01L2225/0652 ,  H01L2225/06541 ,  H01L2225/06589 ,  H01L2225/06593 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01079 ,  H01L2924/01087 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/15312 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 课题在于提供可以降低动作时的温度上升的半导体器件。把接口芯片(2)叠层到叠层起来的多个半导体元件(1)的上面。在多个半导体元件(1)的下面，配置Si内插板(3)和树脂基板内插板(4)。Si内插板(3)配置在树脂内插板(4)与多个半导体元件(1)之间，厚度比半导体元件(1)的厚度更厚，而且，具有小于树脂内插板(4)的线膨胀系数，大于等于多个半导体元件(1)的线膨胀系数的线膨胀系数。

公开(公告)号：CN1574343A

公开(公告)日：2005-02-02

申请号：CN200410076668.0

申请日：2004-04-29

Applicant: 株式会社日立制作所 ,  尔必达存储器株式会社

Inventor： 谷江尚史 ,  久野奈柄 ,  细川浩二

IPC: H01L25/00

CPC classification number: H01L25/105 ,  H01L2224/50 ,  H01L2225/1023 ,  H01L2225/1029 ,  H01L2225/1058 ,  H01L2225/107 ,  H01L2924/00011 ,  H01L2924/01047 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/15331 ,  H01L2924/3011 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2924/01005

Abstract: 一种半导体模块，其特征是包括：具有半导体元件、配线基板和在上述半导体元件的与上述配线基板侧的面相对侧的面上形成的第1有机膜的半导体封装，上述配线基板具有连接上述半导体元件的配线构件和连接上述配线构件的外部端子；以及装载上述半导体封装的安装基板；第1上述半导体封装和第2上述半导体封装相层叠；在上述第1半导体封装的上述配线基板与上述第2半导体封装的上述第1有机膜之间以及上述安装基板与上述半导体封装之间，具有第2有机膜。

公开(公告)号：CN1845325A

公开(公告)日：2006-10-11

申请号：CN200610073556.9

申请日：2006-04-10

Applicant: 尔必达存储器株式会社

Inventor： 片桐光昭 ,  柴本正训 ,  原敦 ,  青木孝一郎 ,  谏田尚哉 ,  菊地修司 ,  谷江尚史

IPC: H01L25/065 ,  H01L23/488

CPC classification number: H01L25/0657 ,  H01L24/50 ,  H01L2225/06527 ,  H01L2225/06551 ,  H01L2225/06579 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/15311 ,  H01L2924/3011

Abstract: 本发明的层叠型半导体装置具有：底部基板，在端部形成将多个连接端子直线状排列的端子列，并具有将上述多个连接端子及外部端子电连接的布线图形；一个或多个半导体芯片，具有以和上述端子列大致平行的位置关系直线状排列的焊盘列，被层叠在上述底部基板上；和一个或多个内插基板，形成有包括多个布线的布线层，上述多个布线电连接上述焊盘列的焊盘和上述端子列的连接端子，被配置为彼此大致平行且大致等长。

公开(公告)号：CN100464419C

公开(公告)日：2009-02-25

申请号：CN200610073556.9

申请日：2006-04-10

Applicant: 尔必达存储器株式会社

Inventor： 片桐光昭 ,  柴本正训 ,  原敦 ,  青木孝一郎 ,  谏田尚哉 ,  菊地修司 ,  谷江尚史

IPC: H01L25/065 ,  H01L23/488

CPC classification number: H01L25/0657 ,  H01L24/50 ,  H01L2225/06527 ,  H01L2225/06551 ,  H01L2225/06579 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/15311 ,  H01L2924/3011

Abstract: 本发明的层叠型半导体装置具有：底部基板，在端部形成将多个连接端子直线状排列的端子列，并具有将上述多个连接端子及外部端子电连接的布线图形；一个或多个半导体芯片，具有以和上述端子列大致平行的位置关系直线状排列的焊盘列，被层叠在上述底部基板上；和一个或多个内插基板，形成有包括多个布线的布线层，上述多个布线电连接上述焊盘列的焊盘和上述端子列的连接端子，被配置为彼此大致平行且大致等长。

公开(公告)号：CN100345268C

公开(公告)日：2007-10-24

申请号：CN200510056050.2

申请日：2005-03-21

Applicant: 尔必达存储器株式会社

Inventor： 渡边祐二 ,  片桐光昭 ,  谷江尚史 ,  中村淳 ,  佐藤朝彦

IPC: H01L21/60 ,  H01L23/48 ,  H05K3/34

CPC classification number: H05K1/111 ,  H01L21/563 ,  H01L23/3114 ,  H01L24/48 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/73203 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06565 ,  H01L2924/00014 ,  H01L2924/01087 ,  H01L2924/15311 ,  H01L2924/181 ,  H05K2201/09281 ,  H05K2201/094 ,  H05K2201/10734 ,  Y02P70/611 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 半导体装置，具有：半导体封装件(2)；以及安装基板(5)，该安装基板(5)具有通过焊料突起(4)而与半导体封装件(2)电连接的焊盘(8)。安装基板(5)上形成了多个由多个焊盘(8)配置而成的列，构成位于分别离主边最近的一侧的列的焊盘(8)中的至少一个，具有从焊盘(8)沿着安装基板面延伸的布线(9)，主边构成了半导体封装件外缘。布线(9)按以下方式形成：与焊盘(8)对应的联络部位于与连接焊盘(8)的中心和半导体封装件(2)的中心的线段相比，靠近与该线段在焊盘(8)中心直交的线段的一侧。

公开(公告)号：CN1670936A

公开(公告)日：2005-09-21

申请号：CN200510056050.2

申请日：2005-03-21

Applicant: 尔必达存储器株式会社

Inventor： 渡边祐二 ,  片桐光昭 ,  谷江尚史 ,  中村淳 ,  佐藤朝彦

IPC: H01L21/60 ,  H01L23/48 ,  H05K3/34

CPC classification number: H05K1/111 ,  H01L21/563 ,  H01L23/3114 ,  H01L24/48 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/73203 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06565 ,  H01L2924/00014 ,  H01L2924/01087 ,  H01L2924/15311 ,  H01L2924/181 ,  H05K2201/09281 ,  H05K2201/094 ,  H05K2201/10734 ,  Y02P70/611 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 半导体装置，具有：半导体封装件(2)；以及安装基板(5)，该安装基板(5)具有通过焊料突起(4)而与半导体封装件(2)电连接的焊盘(8)。安装基板(5)上形成了多个由多个焊盘(8)配置而成的列，构成位于分别离主边最近的一侧的列的焊盘(8)中的至少一个，具有从焊盘(8)沿着安装基板面延伸的布线(9)，主边构成了半导体封装件外缘。布线(9)按以下方式形成：与焊盘(8)对应的联络部位于与连接焊盘(8)的中心和半导体封装件(2)的中心的线段相比，靠近与该线段在焊盘(8)中心直交的线段的一侧。

公开(公告)号：CN110088592B

公开(公告)日：2022-03-29

申请号：CN201780077947.4

申请日：2017-12-21

Applicant: 株式会社日立制作所

Inventor： 谷江尚史 ,  北野诚

IPC: G01N3/34

Abstract: 希望得到机械特性和疲劳特性的材料中，存在难以制作大型的块状体材料试验片的材料。本发明包括：一次治具，其分别固定作为试验对象的试验片的两侧；上治具，其包括对上述一次治具的上表面两个部位和下表面两个部位施加负载的负载部；和下治具，其包括对上述一次治具的上表面两个部位和下表面两个部位施加负载的负载部，配置于上述试验片的两侧的上述一次治具的上下表面分别位于大致同一平面上。

公开(公告)号：CN110088592A

公开(公告)日：2019-08-02

申请号：CN201780077947.4

申请日：2017-12-21

Applicant: 株式会社日立制作所

Inventor： 谷江尚史 ,  北野诚

IPC: G01N3/34

Abstract: 希望得到机械特性和疲劳特性的材料中，存在难以制作大型的块状体材料试验片的材料。本发明包括：一次治具，其分别固定作为试验对象的试验片的两侧；上治具，其包括对上述一次治具的上表面两个部位和下表面两个部位施加负载的负载部；和下治具，其包括对上述一次治具的上表面两个部位和下表面两个部位施加负载的负载部，配置于上述试验片的两侧的上述一次治具的上下表面分别位于大致同一平面上。