公开(公告)号：CN1747154B

公开(公告)日：2012-05-09

申请号：CN200510102579.3

申请日：2005-09-12

Applicant: 株式会社东芝

Inventor： 原田享 ,  田窪知章 ,  高桥健司 ,  青木秀夫 ,  沼田英夫 ,  金子尚史 ,  江泽弘和 ,  松尾美惠 ,  池上浩 ,  大村一郎

IPC: H01L23/00 ,  H01L21/00 ,  H01L25/065

CPC classification number: H01L21/6835 ,  H01L21/76898

Abstract: 晶片支持板由紫外线可透过的玻璃或树脂形成为大致圆板状，其外径比要支持的半导体晶片的外径大。在晶片支持板上，与在半导体晶片上形成的多个贯通孔相对应地形成有多个开口。这些开口的开口面积比贯通孔的开口面积更宽广，即，开口直径更大。

公开(公告)号：CN1776903A

公开(公告)日：2006-05-24

申请号：CN200510128561.0

申请日：2002-03-01

Applicant: 株式会社东芝

Inventor： 丰田启 ,  中尾光博 ,  莲沼正彦 ,  金子尚史 ,  坂田敦子 ,  小向敏章

IPC: H01L23/485 ,  H01L23/522

CPC classification number: H01L2224/05647 ,  H01L2924/01004 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0104 ,  H01L2924/01041 ,  H01L2924/01042 ,  H01L2924/01044 ,  H01L2924/0105 ,  H01L2924/01072 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01327 ,  H01L2924/00

Abstract: 提供一种具有在半导体衬底上形成的铜布线层，与上述铜布线层导通并包含铜和比铜更易氧化的金属的合金层形成至底面的焊盘电极层和备有到达上述焊盘电极层的开口部的绝缘性保护膜的半导体器件。

公开(公告)号：CN1575514A

公开(公告)日：2005-02-02

申请号：CN02821110.3

申请日：2002-11-27

Applicant: 东京毅力科创株式会社 ,  株式会社东芝 ,  IBIDEN股份有限公司

Inventor： 竹腰清 ,  保坂久富 ,  荻原顺一 ,  初鹿国彦 ,  臼井孝公 ,  金子尚史 ,  早坂伸夫 ,  井户义幸

IPC: H01L21/66

CPC classification number: G01R31/2862 ,  G01R1/0433 ,  G01R1/0491 ,  G01R31/2831 ,  G01R31/286 ,  G01R31/2865 ,  G01R31/2867 ,  G01R31/287 ,  G01R31/2886

Abstract: 可靠性评估测试装置(10)，包括晶片存放单元(12)，该存放单元存放晶片(W)，该晶片则处于该晶片上形成的若干器件的电极衬垫与接触器(11)的凸起彼此完全电气接触的状态。该晶片存放单元(12)向/从测量单元(15)发送/接收一个测试信号，并具有与外界隔离的绝热结构。该晶片存放单元(12)具有对接触器(11)加压的压力机构(13)以及直接将与接触器(11)完全接触的晶片(W)加热到预定高温的加热机构(14)。该半导体晶片上形成的一层互连膜与绝缘膜的可靠性可以在加速条件下加以评估。

公开(公告)号：CN1187481C

公开(公告)日：2005-02-02

申请号：CN00804253.5

申请日：2000-12-25

Applicant: 株式会社荏原制作所 ,  株式会社东芝

Inventor： 国泽淳次 ,  小田垣美津子 ,  牧野夏木 ,  三岛浩二 ,  中村宪二 ,  井上裕章 ,  木村宪雄 ,  松田哲朗 ,  金子尚史 ,  早坂伸夫 ,  奥村胜弥 ,  辻村学 ,  森田敏行

IPC: C25D7/12

CPC classification number: H01L21/6719 ,  C25D7/123 ,  C25D17/001 ,  C25D17/12 ,  C25D17/14 ,  H01L21/2885 ,  H01L21/67046 ,  H01L21/67051 ,  H01L21/6708 ,  H01L21/6715 ,  H01L21/6723 ,  H01L21/76877 ,  H01L21/76879 ,  H01L2924/0002 ,  H05K3/423 ,  H01L2924/00

Abstract: 本发明特别是关于在半导体基片上形成的微细配线图案(凹处)中填充铜(Cu)等金属等用途的基片电镀方法及装置，具备使被电镀面向上方、水平地保持并旋转基片的基片保持部(36)，与由该基片保持部(36)保持的基片的被电镀面的边缘部接触、将该边缘部不透水地密封的密封构件(90)，以及和该基片接触而通电的阴极电极(88)，还具有与基片保持部(36)一体地旋转的阴极部(38)，具备水平垂直动作自由地配置在该阴极部(38)上方并向下的阳极(98)的电极臂部(30)，在由基片保持部(36)保持的基片的被电镀面与接近该被电镀面的电极臂部(30)的阳极(98)之间的空间中注入电镀液的电镀液注入机构。由此，能够以单一机构进行电镀处理及在电镀处理中附带的处理。

公开(公告)号：CN100481402C

公开(公告)日：2009-04-22

申请号：CN200510102531.2

申请日：2005-09-08

Applicant: 株式会社东芝

Inventor： 沼田英夫 ,  江泽弘和 ,  田窪知章 ,  高桥健司 ,  青木秀夫 ,  原田享 ,  金子尚史 ,  池上浩 ,  松尾美惠 ,  大村一郎

IPC: H01L23/00 ,  H01L23/12 ,  H01L23/48 ,  H01L25/00 ,  H01L25/065 ,  H01L21/768 ,  H01L21/60 ,  H01L21/48

CPC classification number: H01L2224/16145 ,  H01L2224/16225 ,  H01L2924/15311

Abstract: 本发明的半导体器件，具备：具有贯通孔的半导体基板；在上述贯通孔的内面上形成的第1绝缘树脂层；在上述半导体基板的表背面中的至少一方的面上形成的第2绝缘树脂层；以及在上述贯通孔内以至少把上述半导体基板的表背两面间连接起来的方式连续地形成，而且，已借助于上述第1绝缘树脂层与上述贯通孔的内面绝缘的第1导电体层。在第2绝缘树脂层上，可以具备已与贯通孔内的第1导电体层电连的第2导电体层(布线图形)。可以得到在贯通孔内形成、构成连接插塞等的导电体层的绝缘可靠性高，适合于多芯片封装体等的半导体器件。连接半导体基板的表背间的导电体层和绝缘层的形成性高，可以削减形成成本。

公开(公告)号：CN100422389C

公开(公告)日：2008-10-01

申请号：CN200410102211.2

申请日：2000-12-25

Applicant: 株式会社荏原制作所 ,  株式会社东芝

Inventor： 国泽淳次 ,  小田垣美津子 ,  牧野夏木 ,  三岛浩二 ,  中村宪二 ,  井上裕章 ,  木村宪雄 ,  松田哲朗 ,  金子尚史 ,  早坂伸夫 ,  奥村胜弥 ,  辻村学 ,  森田敏行

IPC: C25D5/00 ,  C25D7/12 ,  H01L21/3205 ,  H01L21/321 ,  H01L21/60

CPC classification number: H01L21/6719 ,  C25D7/123 ,  C25D17/001 ,  C25D17/12 ,  C25D17/14 ,  H01L21/2885 ,  H01L21/67046 ,  H01L21/67051 ,  H01L21/6708 ,  H01L21/6715 ,  H01L21/6723 ,  H01L21/76877 ,  H01L21/76879 ,  H01L2924/0002 ,  H05K3/423 ,  H01L2924/00

Abstract: 本发明特别是关于在半导体基片上形成的微细配线图案(凹处)中填充铜(Cu)等金属等用途的基片电镀方法及装置，具备使被电镀面向上方、水平地保持并旋转基片的基片保持部(36)，与由该基片保持部(36)保持的基片的被电镀面的边缘部接触、将该边缘部不透水地密封的密封构件(90)，以及和该基片接触而通电的阴极电极(88)，还具有与基片保持部(36)一体地旋转的阴极部(38)，具备水平垂直动作自由地配置在该阴极部(38)上方并向下的阳极(98)的电极臂部(30)，在由基片保持部(36)保持的基片的被电镀面与接近该被电镀面的电极臂部(30)的阳极(98)之间的空间中注入电镀液的电镀液注入机构。由此，能够以单一机构进行电镀处理及在电镀处理中附带的处理。

公开(公告)号：CN1316594C

公开(公告)日：2007-05-16

申请号：CN200410089959.3

申请日：2004-10-08

Applicant: 株式会社东芝

Inventor： 大村光广 ,  片野真希子 ,  伊藤彰子 ,  松下贵哉 ,  金子尚史

IPC: H01L21/768 ,  H01L21/3065 ,  H01L21/306 ,  H01L21/00

CPC classification number: H01L21/76838 ,  H01L21/02046 ,  H01L21/31116

Abstract: 一种半导体器件的制造方法，包括：利用碳氟化合物气体对半导体晶片进行干蚀刻，该半导体晶片包括形成于半导体衬底上并被绝缘膜覆盖的铜层，以便部分除去该绝缘膜，从而至少局部暴露该铜层的表面。对至少局部暴露其表面的铜层进行氮等离子体处理。将具有氮等离子体处理的铜层的半导体晶片暴露于大气中，并接着对该半导体晶片进行表面处理。

公开(公告)号：CN1758430A

公开(公告)日：2006-04-12

申请号：CN200510102531.2

申请日：2005-09-08

Applicant: 株式会社东芝

Inventor： 沼田英夫 ,  江泽弘和 ,  田窪知章 ,  高桥健司 ,  青木秀夫 ,  原田享 ,  金子尚史 ,  池上浩 ,  松尾美惠 ,  大村一郎

IPC: H01L23/00 ,  H01L23/12 ,  H01L23/48 ,  H01L25/00 ,  H01L25/065 ,  H01L21/768 ,  H01L21/60 ,  H01L21/48

CPC classification number: H01L2224/16145 ,  H01L2224/16225 ,  H01L2924/15311

Abstract: 本发明的半导体器件，具备：具有贯通孔的半导体基板；在上述贯通孔的内面上形成的第1绝缘树脂层；在上述半导体基板的表背面中的至少一方的面上形成的第2绝缘树脂层；以及在上述贯通孔内以至少把上述半导体基板的表背两面间连接起来的方式连续地形成，而且，已借助于上述第1绝缘树脂层与上述贯通孔的内面绝缘的第1导电体层。在第2绝缘树脂层上，可以具备已与贯通孔内的第1导电体层电连的第2导电体层(布线图形)。可以得到在贯通孔内形成、构成连接插塞等的导电体层的绝缘可靠性高，适合于多芯片封装体等的半导体器件。连接半导体基板的表背间的导电体层和绝缘层的形成性高，可以削减形成成本。

公开(公告)号：CN1604271A

公开(公告)日：2005-04-06

申请号：CN200410074199.9

申请日：2004-09-01

Applicant: 株式会社东芝

Inventor： 金子尚史 ,  冈崎元哉 ,  户岛宏至

IPC: H01L21/00 ,  H01L21/66 ,  H01L21/82

CPC classification number: G06F17/5068

Abstract: 根据本发明的一个方案，提供一种模拟电路图形评估方法，该方法包括：以各自状态在各自的几何结构限定参数中出现相同次数的方式，通过结合多个各自具有至少两个状态的几何结构限定参数，来设计模拟半导体集成电路的电路图形的模拟电路图形集合体；在衬底上形成模拟电路图形集合体；以及评估形成的模拟电路图形集合体。

公开(公告)号：CN1551295A

公开(公告)日：2004-12-01

申请号：CN200410038320.2

申请日：2004-05-14

Applicant: 株式会社东芝

Inventor： 松田哲朗 ,  金子尚史

IPC: H01L21/00 ,  C25D5/02 ,  H01L21/304 ,  H01L21/321 ,  H01L21/768

CPC classification number: H01L21/76879 ,  C25D5/02 ,  C25D5/022 ,  C25D5/34 ,  C25D7/123 ,  H01L21/2885 ,  H01L21/76873 ,  H05K3/107 ,  H05K3/423 ,  H05K2203/0392

Abstract: 本发明公开了制造电子器件的方法，包括：在基础部件的表面上形成凹进部分，在基础部件的在其上形成镀膜的表面上形成导电种子层，以及在这样的条件下把所述种子层作为公共电极进行电解电镀处理以形成镀膜：在基础部件的所述凹进部分中存在的加速电解电镀的物质的量大于在基础部件的表面上的量。