整合屏蔽膜的半导体封装件及其制造方法

    公开(公告)号:CN102569242B

    公开(公告)日:2015-05-27

    申请号:CN201210026406.8

    申请日:2012-02-07

    发明人: 锺启生 陈建成

    CPC分类号: H01L2924/0002 H01L2924/00

    摘要: 半导体封装件包括导线架、第一图案化接垫层、第二图案化接垫层、芯片、封装体及屏蔽膜。导线架具有数个第一凹陷部、数个第二凹陷部、外侧面、上表面与下表面。第一凹陷部从上表面往下表面的方向延伸,第二凹陷部从下表面延伸至第一凹陷部。第一图案化接垫层形成于导线架的上表面且延伸至导线架的外侧面。第二图案化接垫层形成于导线架的下表面且延伸至导线架的外侧面。芯片设于对应的第一凹陷部内。封装体包覆芯片及第一图案化接垫层。屏蔽膜覆盖封装体的外表面、第一图案化接垫层的外侧面、导线架的外侧面及第二图案化接垫层的外侧面。

    具有内屏蔽体的封装结构及其制造方法

    公开(公告)号:CN102054821A

    公开(公告)日:2011-05-11

    申请号:CN200910211804.5

    申请日:2009-10-30

    发明人: 廖国宪 陈建成

    摘要: 本发明关于一种具有内屏蔽体的封装结构及其制造方法。该封装结构包括一基板、数个电子组件、一封胶体、一内屏蔽体及一遮蔽层。该等电子组件位于该基板上。该封胶体位于该基板的一表面上,且包覆该等电子组件,且包括至少一沟槽。该沟槽贯穿该封胶体的一上表面及一下表面,位于该等电子组件之间,且该沟槽的一短边与该封胶体的一侧面之间具有一间距。该内屏蔽体位于该沟槽内,且电性连接至该基板。该遮蔽层覆盖该封胶体及该基板的一侧面,且电性连接该基板及该内屏蔽体。藉此,该内屏蔽体可使该等电子组件之间具有低电磁干扰及高电磁容忍性。

    电子元件封装模块、外盖及外盖制造方法

    公开(公告)号:CN101261986A

    公开(公告)日:2008-09-10

    申请号:CN200810095461.6

    申请日:2008-04-23

    发明人: 陈建成

    摘要: 本发明公开了一种电子元件封装模块、外盖及外盖制造方法。该电子元件封装模块包含一承载器、至少一电子元件及一外盖。该承载器具有一第一区域及一第二区域。该电子元件配置于该承载器的第一区域。该外盖固定于该承载器的第二区域,并包含一内层及一外层,其内层为一非导电材料及其外层为一导电材料所制,且该非导电材料所制的内层覆盖该电子元件和该承载器的整个第一区域。根据本发明的外盖,该非导电材料所制的内层可防止该导电材料所制的外层接触位于该承载器的第一区域(亦即元件区域)上的所有元件。当该电子元件封装模块被测试时,也不会因为施加压力及外力的缘故,造成该导电材料所制的外层接触该被动元件而造成短路现象。