公开(公告)号：CN113892189B

公开(公告)日：2025-04-18

申请号：CN202080039260.3

申请日：2020-05-26

Applicant: 富士电机株式会社 ,  三菱电机株式会社

Inventor： 俵武志 ,  水岛智教 ,  松永慎一郎 ,  竹中研介 ,  武井学 ,  土田秀一 ,  村田晃一 ,  小山皓洋 ,  中山浩二 ,  染谷满 ,  米泽喜幸 ,  木内祐治

IPC: H10D30/63 ,  H10D30/01 ,  H10D12/00 ,  H10D12/01 ,  H10D18/00 ,  H10D62/10 ,  H10D62/80 ,  H10D8/00 ,  H10D8/50

Abstract: 碳化硅半导体装置(60)具有有源区(51)和配置于上述有源区(51)的外侧的终端结构部(53)。碳化硅半导体装置(60)具备第二导电型的半导体基板(1)、第二导电型的第一半导体层(2)、第一导电型的第二半导体层(4)、第二导电型的第一半导体区(6)、第一导电型的第二半导体区(7)、栅绝缘膜(9)、栅电极(10)、第一电极(11)和第二电极(12)。第二半导体层(4)的位于终端结构部(53)的端部(T)在通电时的电子密度或空穴的密度中的更小的一方的密度为1×1015/cm3以下。

公开(公告)号：CN113892189A

公开(公告)日：2022-01-04

申请号：CN202080039260.3

申请日：2020-05-26

Applicant: 富士电机株式会社 ,  三菱电机株式会社

Inventor： 俵武志 ,  水岛智教 ,  松永慎一郎 ,  竹中研介 ,  武井学 ,  土田秀一 ,  村田晃一 ,  小山皓洋 ,  中山浩二 ,  染谷满 ,  米泽喜幸 ,  木内祐治

IPC: H01L29/78 ,  H01L21/329 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/739 ,  H01L29/74 ,  H01L29/861 ,  H01L29/868

Abstract: 碳化硅半导体装置(60)具有有源区(51)和配置于上述有源区(51)的外侧的终端结构部(52)。碳化硅半导体装置(60)具备第二导电型的半导体基板(1)、第二导电型的第一半导体层(2)、第一导电型的第二半导体层(4)、第二导电型的第一半导体区(6)、第一导电型的第二半导体区(7)、栅绝缘膜(9)、栅电极(10)、第一电极(11)和第二电极(12)。第二半导体层(4)的位于终端结构部(52)的端部(T)在通电时的电子密度或空穴的密度中的更小的一方的密度为1×1015/cm3以下。

公开(公告)号：CN107430993A

公开(公告)日：2017-12-01

申请号：CN201680019145.3

申请日：2016-10-28

Applicant: 富士电机株式会社

Inventor： 土田秀一 ,  宮泽哲哉 ,  米泽喜幸 ,  加藤智久 ,  児岛一聪 ,  俵武志 ,  大月章弘

IPC: H01L21/205 ,  C23C16/42 ,  C30B25/16 ,  C30B25/20 ,  C30B29/36 ,  H01L21/329 ,  H01L29/06 ,  H01L29/861 ,  H01L29/868

Abstract: 提供一种抑制外延生长层的厚度、并且即使以大电流进行双极动作也有效地抑制从衬底上的外延生长层与衬底的界面扩展的带状堆垛层错的产生的外延晶片。外延晶片的制造方法包括以下步骤：在碳化硅的衬底之上，添加用于决定导电型的主掺杂物并且以比主掺杂物的掺杂浓度低的掺杂浓度来添加用于捕获少数载流子的副掺杂物，来外延生长以碳化硅为主成分的缓冲层，该缓冲层用于促进从耐压维持层向衬底的方向流动的少数载流子的捕获和消灭，该缓冲层的电阻比耐压维持层的电阻低(S1～S5)；以及在缓冲层之上外延生长耐压维持层。

公开(公告)号：CN117280476A

公开(公告)日：2023-12-22

申请号：CN202280024367.X

申请日：2022-05-16

Applicant: 富士电机株式会社

Inventor： 俵武志 ,  原田信介

IPC: H01L29/78

Abstract: 碳化硅半导体装置(50)具备：n型的碳化硅半导体基板(1)；n型的第一半导体层(2、6)，其杂质浓度低于碳化硅半导体基板(1)的杂质浓度；n型的第一JFET区(6b)，其设置于第一半导体层的表面层，且有效施主浓度高于第一半导体层的有效施主浓度；p型的第二半导体层(3)，其设置于第一半导体层的与碳化硅半导体基板(1)相反的一侧的表面；n型的第一半导体区(7)，其选择性地设置于第二半导体层的表面层；以及沟槽(16)，其贯通第一半导体区(7)、第二半导体层以及第一JFET区(6b)。第一JFET区(6b)掺杂有由氮和磷中的任一种构成的施主和铝。

公开(公告)号：CN108807154B

公开(公告)日：2023-03-24

申请号：CN201810393053.2

申请日：2018-04-27

Applicant: 富士电机株式会社

Inventor： 俵武志 ,  土田秀一 ,  村田晃一

IPC: H01L21/20 ,  H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 一种碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法，能够有效抑制在使用自支撑外延膜的IGBT的正向动作时过剩的电子被注入到集电极电极附近从而扩大的堆垛层错的产生。SiC‑IGBT具备p型的集电极层(p型缓冲层)、设置于集电极层之上的n‑型耐压维持层、设置于n‑型耐压维持层之上的p型基区、设置于p型基区的上部的n+型发射极区、设置于耐压维持层的上部的栅极绝缘膜以及设置于栅极绝缘膜之上的栅极电极。p型缓冲层的厚度为5μm以上且20μm以下，以5×1017cm‑3以上且5×1018cm‑3以下的杂质浓度添加有Al，以2×1016cm‑3以上且小于5×1017cm‑3的杂质浓度添加有B。

公开(公告)号：CN107430993B

公开(公告)日：2021-02-05

申请号：CN201680019145.3

申请日：2016-10-28

Applicant: 富士电机株式会社

Inventor： 土田秀一 ,  宮泽哲哉 ,  米泽喜幸 ,  加藤智久 ,  児岛一聪 ,  俵武志 ,  大月章弘

IPC: H01L21/205 ,  C23C16/42 ,  C30B25/16 ,  C30B25/20 ,  C30B29/36 ,  H01L21/329 ,  H01L29/06 ,  H01L29/861 ,  H01L29/868

Abstract: 提供一种抑制外延生长层的厚度、并且即使以大电流进行双极动作也有效地抑制从衬底上的外延生长层与衬底的界面扩展的带状堆垛层错的产生的外延晶片。外延晶片的制造方法包括以下步骤：在碳化硅的衬底之上，添加用于决定导电型的主掺杂物并且以比主掺杂物的掺杂浓度低的掺杂浓度来添加用于捕获少数载流子的副掺杂物，来外延生长以碳化硅为主成分的缓冲层，该缓冲层用于促进从耐压维持层向衬底的方向流动的少数载流子的捕获和消灭，该缓冲层的电阻比耐压维持层的电阻低(S1～S5)；以及在缓冲层之上外延生长耐压维持层。

公开(公告)号：CN107636808A

公开(公告)日：2018-01-26

申请号：CN201680030936.6

申请日：2016-12-15

Applicant: 富士电机株式会社

Inventor： 俵武志

IPC: H01L21/329 ,  C30B25/20 ,  C30B29/36 ,  H01L21/20 ,  H01L21/205 ,  H01L21/66 ,  H01L29/861 ,  H01L29/868

CPC classification number: H01L21/02529 ,  C30B25/183 ,  C30B25/20 ,  C30B29/36 ,  H01L29/1608 ,  H01L29/32 ,  H01L29/36 ,  H01L29/7393 ,  H01L29/7802 ,  H01L29/861 ,  H01L29/8611 ,  H01L29/868

Abstract: 碳化硅半导体基板包括：n+型碳化硅基板(1)；n型外延层(4)，设置于n+型碳化硅基板(1)的正面，且杂质浓度比n+型碳化硅基板(1)的杂质浓度低；n+型碳化硅缓冲层(2)，设置于n型外延层(4)的与n+型碳化硅基板(1)侧相反一侧的表面，且杂质浓度与n+型碳化硅基板(1)的杂质浓度为相同程度；以及n型漂移层(3)，设置于n+型碳化硅缓冲层(2)的与n+型碳化硅基板(1)侧相反一侧的表面，且杂质浓度比n+型碳化硅缓冲层(2)的杂质浓度低。

公开(公告)号：CN118511283A

公开(公告)日：2024-08-16

申请号：CN202380015757.5

申请日：2023-02-20

Applicant: 富士电机株式会社

Inventor： 俵武志 ,  原田信介 ,  加藤正史 ,  福井琢也

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

Abstract: 本发明的碳化硅半导体基板具备第一导电型的碳化硅半导体基板(1)、杂质浓度比碳化硅半导体基板(1)的杂质浓度低的第一导电型的第一半导体层(2)、第二导电型的第二半导体层(3)、第一导电型的第一半导体区(7)、沟槽(16)、第一基区(4)、第二导电型的第二基区(5)、第一半导体层(2)的处于第一基区(4)与第二基区(5)之间以及第一半导体层(2)的比第一基区(4)和第二基区(5)更靠碳化硅半导体基板(1)侧的区域添加了铝和氮而形成的共掺杂区(26、26’)。共掺杂区(26，26’)的载流子寿命为0.01μs以下。

公开(公告)号：CN107636808B

公开(公告)日：2021-03-23

申请号：CN201680030936.6

申请日：2016-12-15

Applicant: 富士电机株式会社

Inventor： 俵武志

IPC: H01L21/329 ,  C30B25/20 ,  C30B29/36 ,  H01L21/20 ,  H01L21/205 ,  H01L21/66 ,  H01L29/861 ,  H01L29/868

Abstract: 碳化硅半导体基板包括：n+型碳化硅基板(1)；n型外延层(4)，设置于n+型碳化硅基板(1)的正面，且杂质浓度比n+型碳化硅基板(1)的杂质浓度低；n+型碳化硅缓冲层(2)，设置于n型外延层(4)的与n+型碳化硅基板(1)侧相反一侧的表面，且杂质浓度与n+型碳化硅基板(1)的杂质浓度为相同程度；以及n型漂移层(3)，设置于n+型碳化硅缓冲层(2)的与n+型碳化硅基板(1)侧相反一侧的表面，且杂质浓度比n+型碳化硅缓冲层(2)的杂质浓度低。

公开(公告)号：CN108807154A

公开(公告)日：2018-11-13

申请号：CN201810393053.2

申请日：2018-04-27

Applicant: 富士电机株式会社

Inventor： 俵武志 ,  土田秀一 ,  村田晃一

IPC: H01L21/20 ,  H01L29/739 ,  H01L29/06 ,  H01L21/331

CPC classification number: H01L29/7395 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02447 ,  H01L21/02529 ,  H01L21/02579 ,  H01L21/0262 ,  H01L29/1608 ,  H01L29/36 ,  H01L29/66068 ,  H01L21/20 ,  H01L29/06 ,  H01L29/66234 ,  H01L29/739

Abstract: 一种碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法，能够有效抑制在使用自支撑外延膜的IGBT的正向动作时过剩的电子被注入到集电极电极附近从而扩大的堆垛层错的产生。SiC‑IGBT具备p型的集电极层(p型缓冲层)、设置于集电极层之上的n‑型耐压维持层、设置于n‑型耐压维持层之上的p型基区、设置于p型基区的上部的n+型发射极区、设置于耐压维持层的上部的栅极绝缘膜以及设置于栅极绝缘膜之上的栅极电极。p型缓冲层的厚度为5μm以上且20μm以下，以5×1017cm‑3以上且5×1018cm‑3以下的杂质浓度添加有Al，以2×1016cm‑3以上且小于5×1017cm‑3的杂质浓度添加有B。