公开(公告)号：CN100544022C

公开(公告)日：2009-09-23

申请号：CN200480039512.3

申请日：2004-12-15

Applicant: 国际商业机器公司

Inventor： 陈永聪 ,  玛斯莫·V.·菲斯切特 ,  约翰·M.·赫根罗瑟 ,  杨美基 ,  拉杰施·仁加拉简 ,  亚历山大·里兹尼克 ,  保罗·所罗门 ,  宋均镛 ,  杨敏

IPC: H01L29/02 ,  H01L21/762 ,  H01L29/04

Abstract: 具有 晶体取向含硅层的半导体材料及其形成方法，该半导体材料具有增强的电子和空穴迁移率，该材料包括在双轴压缩应变下的具有 晶体取向的含硅层。术语“双轴压缩应变”在此处用来描述由纵向压缩应力和横向应力产生的净应力，此横向应力在半导体材料制造过程中引入含硅层上。本发明的其它方面涉及形成本发明的半导体材料的方法。本发明的方法包括提供含硅 层；和在所述含硅 层中产生双轴应变。

公开(公告)号：CN100479191C

公开(公告)日：2009-04-15

申请号：CN200710084669.3

申请日：2007-03-01

Applicant: 国际商业机器公司

Inventor： 布鲁斯·贝内特·多丽斯 ,  杨美基 ,  赵泽安 ,  王敬

IPC: H01L29/78 ,  H01L29/40 ,  H01L29/423 ,  H01L29/49 ,  H01L27/092 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8239

CPC classification number: H01L29/7838 ,  H01L21/28017 ,  H01L29/105

Abstract: 本发明描述了适合在栅极长度小于大约40nm时运行的MOSFET器件及其制造方法。所述MOSFET器件包括由单晶硅基材料形成的接地层。硅基本体层在所述接地层上外延淀积。所述本体层掺杂有和所述接地层相反类型的杂质。所述栅极具有和栅绝缘层直接接触的具有中间能隙功函数的金属。所述栅极被图案化到小于大约40nm的长度，还可能小于20nm。用和所述本体层的掺杂剂相同类型的掺杂剂掺杂所述MOSFET的所述源极和所述漏极。在本发明的CMOS实施方式中，在所述NMOS和所述PMOS器件的栅极中的金属可以是相同的金属。

公开(公告)号：CN100411180C

公开(公告)日：2008-08-13

申请号：CN200610002467.5

申请日：2006-01-26

Applicant: 国际商业机器公司

Inventor： 杨美基 ,  杨敏

IPC: H01L27/12 ,  H01L21/84

CPC classification number: H01L21/823807 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/1203 ,  H01L27/1207 ,  Y10S438/973

Abstract: 本发明提供了一种使不同类型的器件被制作在混合衬底的提高各类型器件性能的特定晶向上的集成半导体器件的方法。具体地说，本发明提供了一种使pFET位于平坦混合衬底的(110)晶面上而nFET位于(100)晶面上的集成半导体器件的方法。本发明的方法还改善了用埋置绝缘体和反掺杂层的组合产生的类SOI器件的性能。本发明还涉及到利用本发明的方法形成的半导体结构。

公开(公告)号：CN100407408C

公开(公告)日：2008-07-30

申请号：CN200480023498.8

申请日：2004-05-27

Applicant: 国际商业机器公司

Inventor： 布鲁斯·多里斯 ,  凯瑟琳·瓜里尼 ,  杨美基 ,  施里施·纳拉西姆哈 ,  科恩·里姆 ,  杰弗里·W·斯莱特 ,  杨敏

IPC: H01L21/8238 ,  H01L21/84

CPC classification number: H01L21/76275 ,  H01L21/823807 ,  H01L21/84

Abstract: 提供了一种集成的半导体结构，它包含至少一个形成在对器件最佳的第一晶面上的器件，而另一器件被形成在对此另一器件最佳的不同的第二晶面上。形成此集成结构的方法包括提供键合衬底，此键合衬底至少包括第一晶向的第一半导体层和不同的第二晶向的第二半导体层。部分键合衬底被保护以确定第一器件区，而键合衬底的其它部分不被保护。键合衬底的未被保护部分然后被腐蚀，以便暴露第二半导体层的表面，并在暴露的表面上再生长半导体材料。在整平之后，第一半导体器件被形成在第一器件区中，而第二半导体器件被形成在再生长材料中。

公开(公告)号：CN1292473C

公开(公告)日：2006-12-27

申请号：CN200410060055.8

申请日：2004-06-25

Applicant: 国际商业机器公司

Inventor： 布鲁斯·B·多丽丝 ,  黛安·C·博伊德 ,  杨美基 ,  托马斯·S·卡纳斯基 ,  加库博·T·克泽尔斯基 ,  杨敏

IPC: H01L21/84 ,  H01L21/8238 ,  H01L21/336 ,  H01L27/12 ,  H01L29/78

CPC classification number: H01L27/1211 ,  H01L21/845 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明提供一种含有位于同一个SOI衬底上的平面单栅极FET和FinFET的集成半导体电路。具体地，该集成半导体电路包括位于绝缘体上硅衬底的埋置绝缘层顶上的FinFET和平面单栅极FET，平面单栅极FET位于绝缘体上硅衬底的构图的顶部半导体层的表面上，并且，FinFET具有垂直于该平面单栅极FET的垂直沟道。还提供形成这种集成电路的方法。在该方法中，在修整FinFET有源器件区的宽度中使用抗蚀剂成象和构图的硬掩模，并且随后在使FET器件区的厚度减薄中使用抗蚀剂成象和蚀刻。形成修整的有源FinFET器件区使其垂直于减薄的平面单栅极FET器件区。

公开(公告)号：CN1624921A

公开(公告)日：2005-06-08

申请号：CN200410087008.2

申请日：2004-10-22

Applicant: 国际商业机器公司

Inventor： 杨美基 ,  亚历山大·雷茨尼采克 ,  杨敏

IPC: H01L27/092 ,  H01L21/02 ,  H01L21/8238

Abstract: 本发明提供了一种采用半导体－半导体直接晶片键合，形成具有不同晶向的、被导电界面分开的半导体层的混合衬底的方法。本发明还提供了由所述方法以及使用直接键合方法生产的混合衬底，而形成一种集成的半导体结构，其中，在提高器件性能的表面取向上形成各种CMOS器件。

公开(公告)号：CN100505276C

公开(公告)日：2009-06-24

申请号：CN200710109001.X

申请日：2004-08-19

Applicant: 国际商业机器公司

Inventor： 杨美基 ,  杨敏

IPC: H01L27/12

CPC classification number: H01L29/66772 ,  H01L21/76264 ,  H01L21/76278 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/045 ,  H01L29/1054 ,  H01L29/78654 ,  H01L29/78684

Abstract: 本发明提供在具有不同晶向的SOI衬底上形成的集成半导体器件，从而为特殊器件提供最佳性能。特别是，提供一种包括至少一个SOI衬底的集成半导体结构，SOI衬底具有第一晶向的顶部半导体层以及具有第二晶向的半导体材料，其中半导体材料与顶部半导体层基本共面并且与其厚度基本相同，并且第一晶向与第二晶向不同。SOI衬底是通过在一个结构中形成孔而形成的，该结构包括具有不同晶向的至少一个第一半导体层和第二半导体层。半导体材料是在孔中外延生长的，接着使用不同刻蚀和深刻蚀加工步骤形成SOI衬底。

公开(公告)号：CN101256949A

公开(公告)日：2008-09-03

申请号：CN200810002269.8

申请日：2008-01-08

Applicant: 国际商业机器公司

Inventor： 杨美基 ,  安娜·W.·托普尔 ,  阿尔伯特·M.·杨 ,  小道格拉斯·C.·拉·图里佩 ,  师利仁 ,  詹姆斯·维奇孔蒂

IPC: H01L21/20 ,  H01L21/84

CPC classification number: H01L21/02658 ,  H01L21/02667 ,  H01L21/26506 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/84 ,  H01L29/78 ,  H01L29/7843

Abstract: 本发明提供一种有成本效益、简单的制造应变绝缘体上半导体(SSOI)结构的方法，该方法无需外延生长和后续的晶片结合工艺步骤。依据本发明，应变记忆技术被用于在SOI衬底上形成应变半导体区域。由于Si区是应变的，在应变半导体区域上形成的晶体管具有更高的载流子迁移率。本发明方法包括：(i)进行离子注入以形成薄的非晶化层，(ii)在该非晶化层上沉积高应力膜，(iii)进行热退火以使非晶化层再结晶，(iv)去除应力膜。由于SOI衬底在再结晶过程中处于应力作用下，所以最终的半导体层也处于应力作用下。应力的大小及其极性(拉伸或压缩)可由应力膜的类型和厚度控制。

公开(公告)号：CN101236968A

公开(公告)日：2008-08-06

申请号：CN200810008903.9

申请日：2008-01-25

Applicant: 国际商业机器公司

Inventor： 尹海洲 ,  刘小虎 ,  斯德哈萨·潘达 ,  欧阳齐庆 ,  杨美基

IPC: H01L27/092 ,  H01L27/12 ,  H01L21/8238 ,  H01L21/84

CPC classification number: H01L21/823807 ,  H01L21/823814 ,  H01L21/84 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/7848 ,  H01L29/78687

Abstract: 公开了一种具有独立应变的沟道区的NMOS和PMOS器件结构及其制造方法。NMOS器件的源极和漏极由使得NMOS器件沟道的应变朝着拉伸方向偏移的材料外延生长。而PMOS器件的源极和漏极由使得PMOS器件沟道的应变朝着压缩方向偏移的材料外延生长。

公开(公告)号：CN100367500C

公开(公告)日：2008-02-06

申请号：CN200510059170.8

申请日：2005-03-24

Applicant: 国际商业机器公司

Inventor： 布伦特·A·安德森 ,  杨美基 ,  爱德华·J·诺瓦克

IPC: H01L27/02 ,  H01L27/092 ,  H01L27/12 ,  H01L21/82

CPC classification number: H01L21/76251 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823878 ,  H01L21/845 ,  H01L27/1203 ,  H01L27/1207 ,  H01L27/1211 ,  H01L29/66795 ,  H01L29/785 ,  Y10S438/982

Abstract: 本发明公开的是一种集成电路结构，含有一个至少两种类型晶向的衬底。第一类型的晶体管(例如NFET)形成在具有第一类型晶向的衬底第一部分上，以及第二类型的晶体管(例如PFET)形成在具有第一类型晶向的衬底第二部分上。一些衬底的第一部分包括非悬浮衬底部分，以及衬底的第一部分的剩余部分和衬底所有的第二部分包括悬浮衬底部分。