公开(公告)号：CN100479191C

公开(公告)日：2009-04-15

申请号：CN200710084669.3

申请日：2007-03-01

Applicant: 国际商业机器公司

Inventor： 布鲁斯·贝内特·多丽斯 ,  杨美基 ,  赵泽安 ,  王敬

IPC: H01L29/78 ,  H01L29/40 ,  H01L29/423 ,  H01L29/49 ,  H01L27/092 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8239

CPC classification number: H01L29/7838 ,  H01L21/28017 ,  H01L29/105

Abstract: 本发明描述了适合在栅极长度小于大约40nm时运行的MOSFET器件及其制造方法。所述MOSFET器件包括由单晶硅基材料形成的接地层。硅基本体层在所述接地层上外延淀积。所述本体层掺杂有和所述接地层相反类型的杂质。所述栅极具有和栅绝缘层直接接触的具有中间能隙功函数的金属。所述栅极被图案化到小于大约40nm的长度，还可能小于20nm。用和所述本体层的掺杂剂相同类型的掺杂剂掺杂所述MOSFET的所述源极和所述漏极。在本发明的CMOS实施方式中，在所述NMOS和所述PMOS器件的栅极中的金属可以是相同的金属。

公开(公告)号：CN100479164C

公开(公告)日：2009-04-15

申请号：CN200610143321.2

申请日：2006-11-03

Applicant: 国际商业机器公司

Inventor： 朱慧珑 ,  布鲁斯·B·多丽丝 ,  王敬 ,  任志斌

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L21/82385 ,  H01L21/823807 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/7833 ,  H01L29/7843

Abstract: 本发明公开了一种半导体结构及其制造方法，包含相邻的pMOSFET和nMOSFET器件，其中栅叠层分别被应力层重叠，该应力层在pMOSFET器件的沟道内提供压应力，在nMOSFET器件的沟道内提供张应力。该pMOSFET或nMOSFET器件之一的高度小于另一个相邻的器件，两个器件中较低的一个由覆盖该较低器件的应力层内的不连续或开口界定。在用于形成该器件的优选方法中，单个应力层形成于具有不同高度的栅叠层上，从而在该栅叠层下方的衬底内形成第一类型应力，并在与较低栅叠层距离一定间距的该应力层内形成开口，使得第二类型应力形成于该较低栅叠层下方。

公开(公告)号：CN101017824A

公开(公告)日：2007-08-15

申请号：CN200610143321.2

申请日：2006-11-03

Applicant: 国际商业机器公司

Inventor： 朱慧珑 ,  布鲁斯·B·多丽丝 ,  王敬 ,  任志斌

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L21/82385 ,  H01L21/823807 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/7833 ,  H01L29/7843

Abstract: 本发明公开了一种半导体结构及其制造方法，包含相邻的pMOSFET和nMOSFET器件，其中栅叠层分别被应力层重叠，该应力层在pMOSFET器件的沟道内提供压应力，在nMOSFET器件的沟道内提供张应力。该pMOSFET或nMOSFET器件之一的高度小于另一个相邻的器件，两个器件中较低的一个由覆盖该较低器件的应力层内的不连续或开口界定。在用于形成该器件的优选方法中，单个应力层形成于具有不同高度的栅叠层上，从而在该栅叠层下方的衬底内形成第一类型应力，并在与较低栅叠层距离一定间距的该应力层内形成开口，使得第二类型应力形成于该较低栅叠层下方。

公开(公告)号：CN101226900A

公开(公告)日：2008-07-23

申请号：CN200810003510.9

申请日：2008-01-18

Applicant: 国际商业机器公司

Inventor： 朱慧珑 ,  王敬

IPC: H01L21/8238 ,  H01L27/092

CPC classification number: H01L21/823807 ,  H01L29/7843

Abstract: 本发明公开了一种增加电荷载流子迁移率的电结构及其制造方法。所述方法包括在半导体衬底上形成N型场效应晶体管器件和P型场效应晶体管器件；在所述N型场效应晶体管上方形成压应力膜，以便在与所述N型场效应晶体管器件相关的第一沟道中施加拉应力；并且在所述P型场效应晶体管器件上方形成拉应力膜，以便在与所述P型场效应晶体管制造相关的第二沟道中施加压应力。所述方法还包括在与所述N型场效应晶体管相关的第一栅极和与所述P型场效应晶体管相关的第二栅极之间形成至少一浅区，以便在所述第一和第二沟道中产生传导应力。

公开(公告)号：CN101060134A

公开(公告)日：2007-10-24

申请号：CN200710084669.3

申请日：2007-03-01

Applicant: 国际商业机器公司

Inventor： 布鲁斯·贝内特·多丽斯 ,  杨美基 ,  赵泽安 ,  王敬

IPC: H01L29/78 ,  H01L29/40 ,  H01L29/423 ,  H01L29/49 ,  H01L27/092 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8239

CPC classification number: H01L29/7838 ,  H01L21/28017 ,  H01L29/105

Abstract: 本发明描述了适合在栅极长度小于大约40nm时运行的MOSFET器件及其制造方法。所述MOSFET器件包括由单晶硅基材料形成的接地层。硅基本体层在所述接地层上外延淀积。所述本体层掺杂有和所述接地层相反类型的杂质。所述栅极具有和栅绝缘层直接接触的具有中间能隙功函数的金属。所述栅极被图案化到小于大约40nm的长度，还可能小于20nm。用和所述本体层的掺杂剂相同类型的掺杂剂掺杂所述MOSFET的所述源极和所述漏极。在本发明的CMOS实施方式中，在所述NMOS和所述PMOS器件的栅极中的金属可以是相同的金属。