-
公开(公告)号：CN1531078A
公开(公告)日：2004-09-22
申请号：CN03121649.8
申请日：2003-03-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/52 , H01L21/768 , H01L21/28
Abstract: 一种降低应力迁移(Stress Migration)的多重金属内连线(Multilevel Interconnects)布局及其制造方法，其可在大面积金属层上加入扩散阻障(Diffusion Block)或孔洞槽(Vacancy Sink)，以避免微小孔洞因热应力聚集而导致电路产生断路。也可在大面积金属层与小面积金属突出部之间以渐缩方式进行连接，以减低两者的热应力差异。或者，增加小面积金属突出部的介层窗的数量，以增加对热应力迁移的抵抗能力。
-
公开(公告)号：CN100424848C
公开(公告)日：2008-10-08
申请号：CN200410091278.0
申请日：2004-12-01
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L22/34 , G01R31/2853 , H01L23/528 , H01L2924/0002 , H01L2924/00
Abstract: 本发明是关于一种减少应力导致孔洞形成的线路结构，线路结构具有第一导电层，第一导电层包括一大区域部分，连接于突出部的一端，而突出部具有复数个“n”重叠部分与至少一弯曲部分。突出部的另一端连接介层窗的底部，介层窗之上具有一第二导电层。弯曲部是由重叠两相邻重叠部分的该端而形成，且其具有一角度介于45°至135°。突出部也可包括至少一延伸部，位于向着一弯曲部的一部分中。弯曲部分与延伸部是用做为障碍物，以延缓空缺由大区域部分扩散至介层窗的附近地区，特别是有用于铜内连线或用在介层窗测试结构。
-
Patent Agency Ranking
公开(公告)号：CN100418219C
公开(公告)日：2008-09-10
申请号：CN03121649.8
申请日：2003-03-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/52 , H01L21/768 , H01L21/28
Abstract: 一种降低应力迁移(Stress Migration)的多重金属内连线(MultilevelInterconnects)布局及其制造方法，其可在大面积金属层上加入扩散阻障(Diffusion Block)或孔洞槽(Vacancy Sink)，以避免微小孔洞因热应力聚集而导致电路产生断路。也可在大面积金属层与小面积金属突出部之间以渐缩方式进行连接，以减低两者的热应力差异。或者，增加小面积金属突出部的介层窗的数量，以增加对热应力迁移的抵抗能力。
-
公开(公告)号：CN100401511C
公开(公告)日：2008-07-09
申请号：CN200510072263.4
申请日：2005-05-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/52 , H01L27/00 , H01L21/82 , H01L21/768
CPC classification number: H01L27/0203 , H01L23/525 , H01L2924/0002 , H01L2924/00
Abstract: 本发明是有关于一种集成电路及集成电路的电连接再选路方法，具体涉及一种用作电连接选路的集成电路，包括一具有一第一组离散排列的虚设导电段的第一金属层，以及一具有一第二组离散排列的虚设导电段的第二金属层。该第一组和该第二组导电段相互交插而具有垂直重迭区域，用以借着将该第一虚设导电段和该第二虚设导电段中的一预定次组合，经由它们的垂直重迭区域，选择性地连接起来，为两个虚设导电段上的一第一选定节点和一第二选定节点间提供一预定链接路径。本发明所述集成电路及集成电路的电连接再选路方法可以节省制造成本与设计更动时间。
-
公开(公告)号：CN1770442A
公开(公告)日：2006-05-10
申请号：CN200510072263.4
申请日：2005-05-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/52 , H01L27/00 , H01L21/82 , H01L21/768
CPC classification number: H01L27/0203 , H01L23/525 , H01L2924/0002 , H01L2924/00
Abstract: 本发明是有关于一种集成电路及集成电路的电连接再选路方法，具体涉及一种用作电连接选路的集成电路，包括一具有一第一组离散排列的虚设导电段的第一金属层，以及一具有一第二组离散排列的虚设导电段的第二金属层。该第一组和该第二组导电段相互交插而具有垂直重迭区域，用以借着将该第一虚设导电段和该第二虚设导电段中的一预定次组合，经由它们的垂直重迭区域，选择性地连接起来，为两个虚设导电段上的一第一选定节点和一第二选定节点间提供一预定链接路径。本发明所述集成电路及集成电路的电连接再选路方法可以节省制造成本与设计更动时间。
-
公开(公告)号：CN1728354A
公开(公告)日：2006-02-01
申请号：CN200410091278.0
申请日：2004-12-01
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L22/34 , G01R31/2853 , H01L23/528 , H01L2924/0002 , H01L2924/00
Abstract: 本发明是关于一种减少应力导致孔洞形成的线路结构，线路结构具有第一导电层，第一导电层包括一大区域部分，连接于突出部的一端，而突出部具有复数个“n”重叠部分与至少一弯曲部分。突出部的另一端连接介层窗的底部，介层窗之上具有一第二导电层。弯曲部是由重叠两相邻重叠部分的该端而形成，且其具有一角度介于45°至135°。突出部也可包括至少一延伸部，位于向着一弯曲部的一部分中。弯曲部分与延伸部是用做为障碍物，以延缓空缺由大区域部分扩散至介层窗的附近地区，特别是有用于铜内连线或用在介层窗测试结构。
-
公开(公告)号：CN2746534Y
公开(公告)日：2005-12-14
申请号：CN200420118360.3
申请日：2004-10-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/52 , H01L21/768
Abstract: 一种降低应力迁移(Stress Migration)的多重金属内连线(Multilevel Interconnects)布局，其可在大面积金属层上加入扩散阻障(Diffusion Block)或孔洞槽(Vacancy Sink)，以避免微小孔洞因热应力聚集而导致电路产生断路。也可在大面积金属层与小面积金属突出部之间以渐缩方式进行连接，以减低两者的热应力差异。或者，增加小面积金属突出部的介层窗的数量，以增加对热应力迁移的抵抗能力。
-
-
-
-
-
-
Search Results
7
records
(took 0.121 seconds)
