公开(公告)号：CN107017169B

公开(公告)日：2020-01-10

申请号：CN201611001301.1

申请日：2016-11-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 施孟甫 ,  罗俊彦 ,  黄震麟 ,  陈文明 ,  黄建铭 ,  刘原甫 ,  郑咏全 ,  黄威志 ,  刘承勋 ,  詹前彬 ,  徐玉女 ,  林奇鸿 ,  庞德勋 ,  古进誉

IPC: H01L21/48 ,  H01L23/498

Abstract: 讨论了外部电连接件和形成这种外部电连接件的方法，一种方法包括在衬底上形成外部电连接结构。形成外部电连接结构包括在第一溶液中的衬底处产生的第一搅拌等级的情况下在衬底上电镀柱。该方法还包括在第二溶液中的衬底处产生的第二搅拌等级的情况下，在外部电连接结构上电镀焊料。在衬底处产生的第二搅拌等级大于在衬底处产生的第一搅拌等级。电镀焊料还包括在外部电连接结构的侧壁上形成外壳。本发明还提供了半导体器件及形成方法。

公开(公告)号：CN108231677A

公开(公告)日：2018-06-29

申请号：CN201711306922.5

申请日：2017-12-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 汤友圣 ,  张富程 ,  黄震麟 ,  陈文明 ,  罗俊彦 ,  刘国洲

IPC: H01L21/78 ,  H01L21/304

Abstract: 提供一种裁切半导体晶片的方法。此方法包含裁切一半导体晶片，以形成一第一开口。此外，上述半导体晶片包含一切割胶带与通过一芯片贴合薄膜贴合于上述切割胶带的一基底，上述第一开口是形成于上述基底的一上部。此方法更包含从上述第一开口切穿上述半导体晶片的上述基底与上述芯片贴合薄膜，以在上述第一开口之下形成一中间开口并在上述中间开口之下形成一第二开口，而将上述半导体晶片分割成二个芯片。此外，上述中间开口的侧壁的斜率异于上述第一开口及上述第二开口的侧壁的斜率。

公开(公告)号：CN107017169A

公开(公告)日：2017-08-04

申请号：CN201611001301.1

申请日：2016-11-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 施孟甫 ,  罗俊彦 ,  黄震麟 ,  陈文明 ,  黄建铭 ,  刘原甫 ,  郑咏全 ,  黄威志 ,  刘承勋 ,  詹前彬 ,  徐玉女 ,  林奇鸿 ,  庞德勋 ,  古进誉

IPC: H01L21/48 ,  H01L23/498

Abstract: 讨论了外部电连接件和形成这种外部电连接件的方法，一种方法包括在衬底上形成外部电连接结构。形成外部电连接结构包括在第一溶液中的衬底处产生的第一搅拌等级的情况下在衬底上电镀柱。该方法还包括在第二溶液中的衬底处产生的第二搅拌等级的情况下，在外部电连接结构上电镀焊料。在衬底处产生的第二搅拌等级大于在衬底处产生的第一搅拌等级。电镀焊料还包括在外部电连接结构的侧壁上形成外壳。本发明还提供了半导体器件及形成方法。

公开(公告)号：CN115985850A

公开(公告)日：2023-04-18

申请号：CN202310075436.6

申请日：2017-12-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 汤友圣 ,  张富程 ,  黄震麟 ,  陈文明 ,  罗俊彦 ,  刘国洲

IPC: H01L21/78 ,  H01L21/304

Abstract: 提供一种裁切半导体晶片的方法。此方法包含裁切一半导体晶片，以形成一第一开口。此外，上述半导体晶片包含一切割胶带与通过一芯片贴合薄膜贴合于上述切割胶带的一基底，上述第一开口是形成于上述基底的一上部。此方法更包含从上述第一开口切穿上述半导体晶片的上述基底与上述芯片贴合薄膜，以在上述第一开口之下形成一中间开口并在上述中间开口之下形成一第二开口，而将上述半导体晶片分割成二个芯片。此外，上述中间开口的侧壁的斜率异于上述第一开口及上述第二开口的侧壁的斜率。

公开(公告)号：CN1725466A

公开(公告)日：2006-01-25

申请号：CN200510002427.6

申请日：2005-01-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑嘉仁 ,  游秀美 ,  曾立鑫 ,  林孜翰 ,  吴庆强 ,  罗俊彦 ,  黄立全 ,  苏竟典

IPC: H01L21/768 ,  H01L21/60 ,  H01L23/52 ,  H01L23/48

CPC classification number: H01L24/12 ,  H01L23/3114 ,  H01L23/525 ,  H01L23/53238 ,  H01L24/11 ,  H01L2224/0231 ,  H01L2224/0401 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/13099 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01076 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/14 ,  H01L2924/00014

Abstract: 本发明是一种垫重分布层与铜垫重分布层的制造方法，所述垫重分布层的制造方法，包括：提供一基底，其上具有为一第一保护层所露出的至少一接垫；顺应地形成一扩散阻障层以及一晶种层于该第一保护层与该接垫上；形成一图案化掩膜层于该晶种层上，以露出电性连结于该接垫的一部分该晶种层；形成一金属层于为该图案化掩膜层所露出的该晶种层上；形成一牺牲层于该金属层与该图案化掩膜层上；移除该图案化掩膜层及其上的牺牲层，以露出该图案化掩膜层下方的该晶种层，并余留该牺牲层于该金属层上；移除为该金属层所露出的该晶种层及其下的该扩散阻障层，残留的该牺牲层以形成一垫重分布层。借由本发明可形成高速度与良好表现的半导体装置。

公开(公告)号：CN110970396B

公开(公告)日：2023-05-02

申请号：CN201910927282.2

申请日：2019-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李苓玮 ,  黄震麟 ,  刘明达 ,  乔福康 ,  周彦彬 ,  罗俊彦 ,  朱则荣 ,  陈文明 ,  刘国洲

IPC: H01L23/538 ,  H01L23/498 ,  H01L21/768 ,  H01L21/48

Abstract: 形成半导体器件的方法包括接收中介层的第一表面上的导电凸块的第一设计，第一设计中的导电凸块具有相同的截面面积；将第一设计中的导电凸块分组为第一表面的第一区域中的第一组导电凸块和第一表面的第二区域中的第二组导电凸块，其中，第二区域的凸块图案密度低于第一区域的凸块图案密度；通过修改第一设计来形成第二设计，其中，修改第一设计包括修改第二区域中的第二组导电凸块的截面面积；并且根据第二设计在中介层的第一表面上形成导电凸块，其中，在形成之后，第一组导电凸块和第二组导电凸块具有不同的截面面积。本发明的实施例还涉及半导体器件。

公开(公告)号：CN100385642C

公开(公告)日：2008-04-30

申请号：CN200510002427.6

申请日：2005-01-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑嘉仁 ,  游秀美 ,  曾立鑫 ,  林孜翰 ,  吴庆强 ,  罗俊彦 ,  黄立全 ,  苏竟典

IPC: H01L21/768 ,  H01L21/60 ,  H01L23/52 ,  H01L23/48

CPC classification number: H01L24/12 ,  H01L23/3114 ,  H01L23/525 ,  H01L23/53238 ,  H01L24/11 ,  H01L2224/0231 ,  H01L2224/0401 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/13099 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01076 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/14 ,  H01L2924/00014

Abstract: 本发明是一种垫重分布层与铜垫重分布层的制造方法，所述垫重分布层的制造方法，包括：提供一基底，其上具有为一第一保护层所露出的至少一接垫；顺应地形成一扩散阻障层以及一晶种层于该第一保护层与该接垫上；形成一图案化掩膜层于该晶种层上，以露出电性连结于该接垫的一部分该晶种层；形成一金属层于为该图案化掩膜层所露出的该晶种层上；形成一牺牲层于该金属层与该图案化掩膜层上；移除该图案化掩膜层及其上的牺牲层，以露出该图案化掩膜层下方的该晶种层，并余留该牺牲层于该金属层上；移除为该金属层所露出的该晶种层及其下的该扩散阻障层，残留的该牺牲层以形成一垫重分布层。借由本发明可形成高速度与良好表现的半导体装置。

公开(公告)号：CN115497926A

公开(公告)日：2022-12-20

申请号：CN202210048154.2

申请日：2022-01-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴秉谦 ,  吴维仁 ,  罗俊彦

IPC: H01L25/07 ,  H01L23/544 ,  H01L21/56 ,  H01L21/68

Abstract: 本公开提供一种半导体封装包括第一半导体器件和第二半导体器件。第一半导体器件包括具有沿第一方向配置的多个第一标尺图案的第一对位图案。第二半导体器件安装在第一半导体器件之上并且包括具有沿平行于第一方向的第二方向配置的多个第二标尺图案的第二对位图案，并且第一标尺图案的标尺刻度不同于第二标尺图案的标尺刻度。

公开(公告)号：CN110970396A

公开(公告)日：2020-04-07

申请号：CN201910927282.2

申请日：2019-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李苓玮 ,  黄震麟 ,  刘明达 ,  乔福康 ,  周彦彬 ,  罗俊彦 ,  朱则荣 ,  陈文明 ,  刘国洲

IPC: H01L23/538 ,  H01L23/498 ,  H01L21/768 ,  H01L21/48

Abstract: 形成半导体器件的方法包括接收中介层的第一表面上的导电凸块的第一设计，第一设计中的导电凸块具有相同的截面面积；将第一设计中的导电凸块分组为第一表面的第一区域中的第一组导电凸块和第一表面的第二区域中的第二组导电凸块，其中，第二区域的凸块图案密度低于第一区域的凸块图案密度；通过修改第一设计来形成第二设计，其中，修改第一设计包括修改第二区域中的第二组导电凸块的截面面积；并且根据第二设计在中介层的第一表面上形成导电凸块，其中，在形成之后，第一组导电凸块和第二组导电凸块具有不同的截面面积。本发明的实施例还涉及半导体器件。