公开(公告)号：CN107017169B

公开(公告)日：2020-01-10

申请号：CN201611001301.1

申请日：2016-11-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 施孟甫 ,  罗俊彦 ,  黄震麟 ,  陈文明 ,  黄建铭 ,  刘原甫 ,  郑咏全 ,  黄威志 ,  刘承勋 ,  詹前彬 ,  徐玉女 ,  林奇鸿 ,  庞德勋 ,  古进誉

IPC: H01L21/48 ,  H01L23/498

Abstract: 讨论了外部电连接件和形成这种外部电连接件的方法，一种方法包括在衬底上形成外部电连接结构。形成外部电连接结构包括在第一溶液中的衬底处产生的第一搅拌等级的情况下在衬底上电镀柱。该方法还包括在第二溶液中的衬底处产生的第二搅拌等级的情况下，在外部电连接结构上电镀焊料。在衬底处产生的第二搅拌等级大于在衬底处产生的第一搅拌等级。电镀焊料还包括在外部电连接结构的侧壁上形成外壳。本发明还提供了半导体器件及形成方法。

公开(公告)号：CN109962047A

公开(公告)日：2019-07-02

申请号：CN201811518818.7

申请日：2018-12-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈正泓 ,  徐玉女 ,  刘俊成 ,  黄恒赍 ,  李建成 ,  陈世晏 ,  谢政男 ,  刘国洲 ,  陈承先 ,  古进誉 ,  庞德勋 ,  吴元冯 ,  江森淇

IPC: H01L23/488 ,  H01L21/60

Abstract: 本申请的实施例提供一种封装结构。封装结构包括第一凸块结构形成于基板之上，焊料接合点形成于第一凸块结构之上，以及第二凸块结构形成于焊料接合点之上。第一凸块结构包括第一柱状层形成于基板之上，以及第一阻障层形成于第一柱状层之上。第一阻障层具有第一突出部分，第一突出部分延伸远离第一柱状层的侧壁表面，且第一柱状层的侧壁与第一阻障层的侧壁之间具有一距离。第二凸块结构包括第二阻障层形成于焊料接合点之上，以及第二柱状层形成于第二阻障层之上，其中第二阻障层具有第二突出部分，第二突出部分延伸远离第二柱状层的侧壁表面。

公开(公告)号：CN110729198B

公开(公告)日：2023-07-18

申请号：CN201910639113.9

申请日：2019-07-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡明和 ,  陈俊宏 ,  刘俊成 ,  徐玉女 ,  陈鹏任 ,  郑文豪 ,  蔡启铭

IPC: H01L21/48 ,  H01L23/498

Abstract: 本发明实施例涉及半导体装置制造方法及相关半导体裸片。本发明实施例涉及一种半导体装置制造方法，其包含：通过根据与各形成位点相关的环境密度调整形成因数来使多个导电凸块同时分别形成于多个形成位点上；其中所述多个导电凸块包含小于一值的凸块间高度均匀性，且所述环境密度由预定范围内各形成位点周围的相邻形成位点的数目确定。

公开(公告)号：CN107017169A

公开(公告)日：2017-08-04

申请号：CN201611001301.1

申请日：2016-11-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 施孟甫 ,  罗俊彦 ,  黄震麟 ,  陈文明 ,  黄建铭 ,  刘原甫 ,  郑咏全 ,  黄威志 ,  刘承勋 ,  詹前彬 ,  徐玉女 ,  林奇鸿 ,  庞德勋 ,  古进誉

IPC: H01L21/48 ,  H01L23/498

Abstract: 讨论了外部电连接件和形成这种外部电连接件的方法，一种方法包括在衬底上形成外部电连接结构。形成外部电连接结构包括在第一溶液中的衬底处产生的第一搅拌等级的情况下在衬底上电镀柱。该方法还包括在第二溶液中的衬底处产生的第二搅拌等级的情况下，在外部电连接结构上电镀焊料。在衬底处产生的第二搅拌等级大于在衬底处产生的第一搅拌等级。电镀焊料还包括在外部电连接结构的侧壁上形成外壳。本发明还提供了半导体器件及形成方法。

公开(公告)号：CN109962047B

公开(公告)日：2023-11-14

申请号：CN201811518818.7

申请日：2018-12-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈正泓 ,  徐玉女 ,  刘俊成 ,  黄恒赍 ,  李建成 ,  陈世晏 ,  谢政男 ,  刘国洲 ,  陈承先 ,  古进誉 ,  庞德勋 ,  吴元冯 ,  江森淇

IPC: H01L23/488 ,  H01L21/60

Abstract: 本申请的实施例提供一种封装结构。封装结构包括第一凸块结构形成于基板之上，焊料接合点形成于第一凸块结构之上，以及第二凸块结构形成于焊料接合点之上。第一凸块结构包括第一柱状层形成于基板之上，以及第一阻障层形成于第一柱状层之上。第一阻障层具有第一突出部分，第一突出部分延伸远离第一柱状层的侧壁表面，且第一柱状层的侧壁与第一阻障层的侧壁之间具有一距离。第二凸块结构包括第二阻障层形成于焊料接合点之上，以及第二柱状层形成于第二阻障层之上，其中第二阻障层具有第二突出部分，第二突出部分延伸远离第二柱状层的侧壁表面。

公开(公告)号：CN110729198A

公开(公告)日：2020-01-24

申请号：CN201910639113.9

申请日：2019-07-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡明和 ,  陈俊宏 ,  刘俊成 ,  徐玉女 ,  陈鹏任 ,  郑文豪 ,  蔡启铭

IPC: H01L21/48 ,  H01L23/498

Abstract: 本发明实施例涉及半导体装置制造方法及相关半导体裸片。本发明实施例涉及一种半导体装置制造方法，其包含：通过根据与各形成位点相关的环境密度调整形成因数来使多个导电凸块同时分别形成于多个形成位点上；其中所述多个导电凸块包含小于一值的凸块间高度均匀性，且所述环境密度由预定范围内各形成位点周围的相邻形成位点的数目确定。