公开(公告)号：CN103165582B

公开(公告)日：2015-09-02

申请号：CN201210206166.X

申请日：2012-06-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑东旭 ,  蔡明和 ,  黃志仲 ,  陈咏翔 ,  陈俊宏

IPC: H01L23/544 ,  G03F9/00

CPC classification number: H01L22/12 ,  G03F7/70633

Abstract: 本公开内容提供了集成电路结构，集成电路结构包括：半导体衬底，具有第一区域和第二区域，第二区域的面积小于大约10微米×10微米；第一材料层，位于半导体衬底的上方，并被图案化以在第一区域中具有第一电路部件以及在第二区域中具有第一标记；以及第二材料层，位于第一材料层的上方，并被图案化以在第一区域中具有第二电路部件以及在第二区域中具有第二标记。第一标记包括在第一方向上定向的第一标记部件和在垂直于第一方向的第二方向上定向的第二标记部件。第二标记包括在第一方向上定向的第三标记部件和在第二方向上定向的第四标记部件。本发明还提供了用于电子束芯片中重叠标记的结构和方法。

公开(公告)号：CN110729198B

公开(公告)日：2023-07-18

申请号：CN201910639113.9

申请日：2019-07-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡明和 ,  陈俊宏 ,  刘俊成 ,  徐玉女 ,  陈鹏任 ,  郑文豪 ,  蔡启铭

IPC: H01L21/48 ,  H01L23/498

Abstract: 本发明实施例涉及半导体装置制造方法及相关半导体裸片。本发明实施例涉及一种半导体装置制造方法，其包含：通过根据与各形成位点相关的环境密度调整形成因数来使多个导电凸块同时分别形成于多个形成位点上；其中所述多个导电凸块包含小于一值的凸块间高度均匀性，且所述环境密度由预定范围内各形成位点周围的相邻形成位点的数目确定。

公开(公告)号：CN110729198A

公开(公告)日：2020-01-24

申请号：CN201910639113.9

申请日：2019-07-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡明和 ,  陈俊宏 ,  刘俊成 ,  徐玉女 ,  陈鹏任 ,  郑文豪 ,  蔡启铭

IPC: H01L21/48 ,  H01L23/498

Abstract: 本发明实施例涉及半导体装置制造方法及相关半导体裸片。本发明实施例涉及一种半导体装置制造方法，其包含：通过根据与各形成位点相关的环境密度调整形成因数来使多个导电凸块同时分别形成于多个形成位点上；其中所述多个导电凸块包含小于一值的凸块间高度均匀性，且所述环境密度由预定范围内各形成位点周围的相邻形成位点的数目确定。

公开(公告)号：CN103165582A

公开(公告)日：2013-06-19

申请号：CN201210206166.X

申请日：2012-06-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑东旭 ,  蔡明和 ,  黃志仲 ,  陈咏翔 ,  陈俊宏

IPC: H01L23/544 ,  G03F9/00

CPC classification number: H01L22/12 ,  G03F7/70633

Abstract: 本公开内容提供了集成电路结构，集成电路结构包括：半导体衬底，具有第一区域和第二区域，第二区域的面积小于大约10微米×10微米；第一材料层，位于半导体衬底的上方，并被图案化以在第一区域中具有第一电路部件以及在第二区域中具有第一标记；以及第二材料层，位于第一材料层的上方，并被图案化以在第一区域中具有第二电路部件以及在第二区域中具有第二标记。第一标记包括在第一方向上定向的第一标记部件和在垂直于第一方向的第二方向上定向的第二标记部件。第二标记包括在第一方向上定向的第三标记部件和在第二方向上定向的第四标记部件。本发明还提供了用于电子束芯片中重叠标记的结构和方法。