半导体器件和形成半导体器件的方法

    公开(公告)号:CN110970392B

    公开(公告)日:2021-12-24

    申请号:CN201910922907.6

    申请日:2019-09-27

    Abstract: 半导体器件包括位于衬底上方的第一介电层,第一介电层包括从第一介电层的远离衬底的第一侧延伸到第一介电层的与第一侧相对的第二侧的第一介电材料;第二介电层,位于第一介电层上方;导线,位于第一介电层中,导线包括第一导电材料,导线的上表面比第一介电层的上表面更靠近衬底;金属帽,位于第一介电层中,金属帽位于导线上方并物理连接至导线,金属帽包括与第一导电材料不同的第二导电材料;以及通孔,位于第二介电层中并且物理连接到金属帽,该通孔包括第二导电材料。本发明的实施例还涉及一种形成半导体器件的方法。

    半导体器件和形成方法
    7.
    发明公开

    公开(公告)号:CN109585361A

    公开(公告)日:2019-04-05

    申请号:CN201810721468.8

    申请日:2018-07-04

    Abstract: 本发明实施例提供了半导体器件和形成方法。在一些实施例中,该方法包括在衬底上方形成介电层并且图案化介电层以形成第一凹槽。该方法还包括在第一凹槽中沉积第一层并且在第一层上方沉积第二层,第二层不同于第一层。该方法还包括使用第一氧化剂对第二层实施第一化学机械抛光(CMP)工艺并且使用第一氧化剂对第二层和第一层的多余部分实施第二CMP工艺。该方法还包括在实施第二CMP抛光之后在第一层的剩余部分上方形成第一导电元件。

    半导体器件和形成方法
    8.
    发明授权

    公开(公告)号:CN109585361B

    公开(公告)日:2021-11-30

    申请号:CN201810721468.8

    申请日:2018-07-04

    Abstract: 本发明实施例提供了半导体器件和形成方法。在一些实施例中,该方法包括在衬底上方形成介电层并且图案化介电层以形成第一凹槽。该方法还包括在第一凹槽中沉积第一层并且在第一层上方沉积第二层,第二层不同于第一层。该方法还包括使用第一氧化剂对第二层实施第一化学机械抛光(CMP)工艺并且使用第一氧化剂对第二层和第一层的多余部分实施第二CMP工艺。该方法还包括在实施第二CMP抛光之后在第一层的剩余部分上方形成第一导电元件。

    半导体器件和形成半导体器件的方法

    公开(公告)号:CN110970392A

    公开(公告)日:2020-04-07

    申请号:CN201910922907.6

    申请日:2019-09-27

    Abstract: 半导体器件包括位于衬底上方的第一介电层,第一介电层包括从第一介电层的远离衬底的第一侧延伸到第一介电层的与第一侧相对的第二侧的第一介电材料;第二介电层,位于第一介电层上方;导线,位于第一介电层中,导线包括第一导电材料,导线的上表面比第一介电层的上表面更靠近衬底;金属帽,位于第一介电层中,金属帽位于导线上方并物理连接至导线,金属帽包括与第一导电材料不同的第二导电材料;以及通孔,位于第二介电层中并且物理连接到金属帽,该通孔包括第二导电材料。本发明的实施例还涉及一种形成半导体器件的方法。

    半导体装置的形成方法
    10.
    发明公开

    公开(公告)号:CN109585295A

    公开(公告)日:2019-04-05

    申请号:CN201811131650.4

    申请日:2018-09-27

    Abstract: 半导体装置的形成方法包括在形成工艺时使源极/漏极接点插塞或栅极接点插塞暴露至金属离子源溶液,其中金属离子源溶液中的金属离子的金属成分,与源极/漏极接点插塞或栅极接点插塞的金属成分相同。若源极/漏极接点插塞或栅极接点插塞的组成为钴,则金属离子源溶液包含钴离子源溶液。若源极/漏极接点插塞或栅极接点插塞的组成为钨,则金属离子源溶液包含钨离子源溶液。

Patent Agency Ranking