-
公开(公告)号:CN108122839B
公开(公告)日:2022-10-28
申请号:CN201710695218.7
申请日:2017-08-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8232 , H01L21/8238 , H01L27/092
Abstract: 一种制造半导体装置的方法包括在衬底上方提供材料并在所述材料的两个相对的侧壁上分别形成单独的栅极电极线。因此,可使所述栅极电极线之间的切口的宽度最小化。这会缩短所述半导体装置的单元的高度,从而增加所述半导体装置的单元密度。
-
公开(公告)号:CN110729264A
公开(公告)日:2020-01-24
申请号:CN201910308673.6
申请日:2019-04-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/482 , H01L23/535 , H01L27/02
Abstract: 本发明的实施例提供了集成电路结构、布局图方法和系统。IC结构包括第一金属层中的第一多个金属区段,位于第一金属层上方的第二金属层中的第二多个金属区段,以及位于第二金属层上方的第三金属层中的第三多个金属区段。第一多个金属区段和第三多个金属区段中的金属区段在第一方向上延伸,以及第二多个金属区段的金属区段在与第一方向垂直的第二方向上延伸。第三多个金属区段的节距小于第二多个金属区段的节距。
-
公开(公告)号:CN110021664A
公开(公告)日:2019-07-16
申请号:CN201811446592.4
申请日:2018-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本发明的实施例描述了非平面半导体器件及其制造方法,非平面半导体器件诸如为具有一个或多个金属轨导体的鳍式场效应晶体管(finFET)。在一些情况下,一个或多个金属轨导体可以电连接至这些非平面半导体器件的栅极、源极和/或漏极区域。在这些情况下,可以利用一个或多个金属轨导体将各个非平面半导体器件的栅极、源极和/或漏极区域电连接至各种非平面半导体器件和/或其它半导体器件的其它栅极、源极和/或漏极区域。然而,在其它情况下,一个或多个金属轨导体可以与这些各个非平面半导体器件的栅极、源极和/或漏极区域隔离。这种隔离防止了一个或多个金属轨导体与这些非平面半导体器件的栅极、源极和/或漏极区域之间的电连接。
-
公开(公告)号:CN108133933A
公开(公告)日:2018-06-08
申请号:CN201711176345.2
申请日:2017-11-22
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种集成电路结构包括第一阱、以及第一注入集合和第二注入集合。第一阱包括第一掺杂剂类型、在第一方向上延伸并具有第一宽度的第一部分、和与第一部分相邻的第二部分。第二部分在第一方向上延伸并且具有大于第一宽度的第二宽度。第一注入集合在第一阱的第一部分中,并且第二注入集合在第一阱的第二部分中。第一注入集合中的至少一个注入被配置为耦合至第一电源电压。第二注入集合中的每个注入具有不同于第一注入集合的第一掺杂剂类型的第二掺杂剂类型。本发明的实施例还涉及集成电路、用于形成集成电路的系统和方法。
-
公开(公告)号:CN108122972A
公开(公告)日:2018-06-05
申请号:CN201710480724.4
申请日:2017-06-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/775
Abstract: 本公开实施例提供半导体装置结构。半导体装置结构包含介电层。半导体装置结构亦包含栅极堆叠结构于介电层中。半导体装置结构更包含半导体线,且栅极堆叠结构围绕部分的半导体线。此外,半导体装置结构包含接点电极于介电层中,且接点电极电性连接至半导体线。接点电极与栅极堆叠结构自半导体线朝相反方向延伸。
-
公开(公告)号:CN108122901A
公开(公告)日:2018-06-05
申请号:CN201710669088.X
申请日:2017-08-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/088 , H01L27/06
Abstract: 一种集成电路包括衬底以及形成于所述衬底上的第一组功能胞单元(functional cell unit)。每一所述功能胞单元包括具有不同阈值电压的一对功能单元以及位于其所述功能单元(functional cell)之间的填充单元(filler cell)。所述第一组功能胞单元中的所述功能胞单元的数目等于或大于第二组功能胞单元的数目,每一所述第二组功能胞单元包括具有不同阈值电压且彼此贴靠(abut)的一对功能单元。如此一来,能够减小所述集成电路的泄漏电流(leakage current)。
-
公开(公告)号:CN107026146A
公开(公告)日:2017-08-08
申请号:CN201610816528.5
申请日:2016-09-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/535 , H01L21/60
CPC classification number: H01L23/5286 , H01L21/76816 , H01L21/76892 , H01L23/5226 , H01L23/528 , H01L28/00 , H01L24/43 , H01L23/535 , H01L24/19
Abstract: 本发明涉及具有双电源轨结构的集成芯片。在一些实施例中,集成芯片具有第一金属互连层,该第一金属互连层具有在第一方向上延伸的下金属布线。第二金属互连层具有通过第一通孔层耦合至下金属布线并且在下金属布线上方在垂直于第一方向的第二方向上延伸的多个连接销。第三金属互连层具有在下金属布线和连接销上方在第一方向上延伸的上金属布线。上金属布线通过布置在第一通孔层上方的第二通孔层的方式耦合至连接销。将连接销连接至下金属布线和上金属布线减小了连接至连接销的电流密度,从而减小电迁移和/或IR问题。本发明的实施例还涉及集成芯片及其形成方法。
-
公开(公告)号:CN105097470A
公开(公告)日:2015-11-25
申请号:CN201410507439.3
申请日:2014-09-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336 , H01L21/768 , H01L23/48 , H01L29/78
CPC classification number: H01L23/5226 , H01L21/768 , H01L21/76819 , H01L21/76829 , H01L21/76879 , H01L21/76895 , H01L21/76897 , H01L21/823418 , H01L21/823437 , H01L21/823475 , H01L23/48 , H01L23/5283 , H01L23/5329 , H01L23/535 , H01L27/088 , H01L29/401 , H01L29/42364 , H01L29/456 , H01L29/665 , H01L29/66583 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种半导体器件及其形成方法。该半导体器件包括:衬底,具有源极/漏极区域以及位于源极/漏极区域之间的沟道区域;栅极结构,位于衬底上方并邻近沟道区域;源极/漏极接触件,位于源极/漏极区域上方并且电连接至源极/漏极区域;以及位于所述源极/漏极接触件上方的接触件保护层。栅极结构包括栅极堆叠件和间隔件。源极/漏极接触件的顶面低于间隔件的顶面,间隔件的顶面与接触件保护层的顶面基本共面。接触件保护层防止在栅极堆叠件上方形成栅极通孔时栅极堆叠件与源极/漏极区域之间产生意外短路。因此,栅极通孔可以形成在栅极堆叠件的任意部分上方,甚至从俯视角度看时,形成在与沟道区域重叠的区域中。
-
公开(公告)号:CN108735705B
公开(公告)日:2023-03-31
申请号:CN201711077497.7
申请日:2017-11-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498
Abstract: 一种半导体装置或结构包括第一图案金属层,所述第一图案金属层设置在第一供电金属区与第二供电金属区之间,所述第一图案金属层包括内部路线及电源路线。跟随引脚将第一供电金属区耦合到电源路线。第二供电金属区比第一供电金属区宽。第一供电金属区具有与第一图案金属层实质上相同的厚度。第一供电金属区包含第一金属且跟随引脚包含第二金属。
-
公开(公告)号:CN109585413B
公开(公告)日:2022-08-30
申请号:CN201810614521.4
申请日:2018-06-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768
Abstract: 本发明实施例是有关于一种半导体结构及其形成方法及标准单元结构,尤其是有关于形成通孔轨和深通孔结构以减少标准单元结构中的寄生电容。通孔轨结构形成在与导线不同的级中。通孔轨结构可以减少导线数量和在相同互连级上的导线之间提供较大的间距,从而减少导线之间的寄生电容。
-
-
-
-
-
-
-
-
-