公开(公告)号：CN115295490A

公开(公告)日：2022-11-04

申请号：CN202210146803.2

申请日：2022-02-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧锦涛 ,  曾健庭

IPC: H01L21/8234 ,  H01L27/088 ,  H01L23/64

Abstract: 本揭露有关于一种半导体元件及其制造方法，半导体元件包括具有第一侧及第二侧的基材。半导体元件在第一侧上包括：沿着第一横向方向延伸并且包含第一及第二子区域的主动区域，沿着第二横向方向延伸并且在主动区域上方设置的第一栅极结构，以及电性耦合至第一栅极结构的第一内连接结构。第一子及第二子区域设置在第一栅极结构的相对侧面上，其中第二横向方向垂直于第一横向方向。半导体元件在第二侧上包括电性耦合至第一子及第二子区域并且用以提供电源供应器的第二内连接结构。主动区域、第一栅极结构、第一内连接结构及第二内连接结构共同配置为去耦电容器。

公开(公告)号：CN108122839B

公开(公告)日：2022-10-28

申请号：CN201710695218.7

申请日：2017-08-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志良 ,  赖志明 ,  杨超源 ,  曾健庭 ,  萧锦涛 ,  刘如淦 ,  吴伟豪 ,  周雷峻

IPC: H01L21/8232 ,  H01L21/8238 ,  H01L27/092

Abstract: 一种制造半导体装置的方法包括在衬底上方提供材料并在所述材料的两个相对的侧壁上分别形成单独的栅极电极线。因此，可使所述栅极电极线之间的切口的宽度最小化。这会缩短所述半导体装置的单元的高度，从而增加所述半导体装置的单元密度。

公开(公告)号：CN114725092A

公开(公告)日：2022-07-08

申请号：CN202110662569.4

申请日：2021-06-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱德馨 ,  萧锦涛 ,  曾健庭

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

Abstract: 一种半导体元件及其形成方法，半导体元件包括半导体基板。半导体元件包括从半导体基板突出并沿第一方向延伸的第一鳍片。半导体元件包括从半导体基板突出并沿第二方向延伸的第一鳍片。耦合至第一鳍片的第一磊晶源极/漏极区与耦合至第二鳍片的第二磊晶源极/漏极区通过空隙彼此侧向隔开。

公开(公告)号：CN112687659A

公开(公告)日：2021-04-20

申请号：CN202010640008.X

申请日：2020-07-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧锦涛 ,  庄正吉 ,  吴佳典 ,  曾健庭 ,  彭士玮 ,  林威呈

IPC: H01L23/528 ,  H01L23/48 ,  H01L21/768

Abstract: 本发明描述了具有功率分配网络的半导体结构，功率分配网络包括第一导线和第二导线。衬底包括第一表面，第一表面与功率分配网络接触。多个后侧通孔位于衬底中并且电耦合至第一导线。通孔轨道形成在衬底的与第一表面相对的第二表面上。第一层间电介质位于通孔轨道上和衬底上。第二层间电介质位于第一层间电介质上。第三层间电介质位于第二层间电介质上。第一互连层和顶部互连层分别位于第二层间电介质和第三层电介质中。深通孔位于第三层间电介质中并且电耦合至通孔轨道。深通孔还连接至第一互连层和顶部互连层。电源输入/输出层位于第三层间电介质上并且与顶部互连层接触。本发明的实施例还涉及用于形成半导体结构的方法。

公开(公告)号：CN111128960A

公开(公告)日：2020-05-08

申请号：CN201911016264.5

申请日：2019-10-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧锦涛 ,  曾健庭 ,  林威呈

IPC: H01L23/528 ,  H01L23/538 ,  H01L21/768

Abstract: 本案提供一种集成电路，此集成电路包括基板及在与基板的顶表面平行的第一方向上延伸的第一导电线，其中第一导电线距离基板的顶表面第一距离。集成电路进一步包括在与基板的顶表面平行的第二方向上延伸的第二导电线，其中此第二导电线距离基板的顶表面第二距离，并且第二距离大于第一距离。集成电路进一步包括在第一方向上延伸的第三导电线，其中第三导电线距离基板的顶表面第三距离，并且第三距离大于第二距离。集成电路进一步包括直接连接至第一导电线及第三导电线的超通孔。

公开(公告)号：CN108133933A

公开(公告)日：2018-06-08

申请号：CN201711176345.2

申请日：2017-11-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧锦涛 ,  陈志良 ,  杨超源 ,  庄惠中 ,  曾健庭 ,  邱奕勋

IPC: H01L27/02 ,  G06F17/50

Abstract: 一种集成电路结构包括第一阱、以及第一注入集合和第二注入集合。第一阱包括第一掺杂剂类型、在第一方向上延伸并具有第一宽度的第一部分、和与第一部分相邻的第二部分。第二部分在第一方向上延伸并且具有大于第一宽度的第二宽度。第一注入集合在第一阱的第一部分中，并且第二注入集合在第一阱的第二部分中。第一注入集合中的至少一个注入被配置为耦合至第一电源电压。第二注入集合中的每个注入具有不同于第一注入集合的第一掺杂剂类型的第二掺杂剂类型。本发明的实施例还涉及集成电路、用于形成集成电路的系统和方法。

公开(公告)号：CN108122972A

公开(公告)日：2018-06-05

申请号：CN201710480724.4

申请日：2017-06-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧锦涛 ,  曾健庭 ,  杨超源 ,  许义明 ,  郑存甫 ,  王薏涵

IPC: H01L29/775

Abstract: 本公开实施例提供半导体装置结构。半导体装置结构包含介电层。半导体装置结构亦包含栅极堆叠结构于介电层中。半导体装置结构更包含半导体线，且栅极堆叠结构围绕部分的半导体线。此外，半导体装置结构包含接点电极于介电层中，且接点电极电性连接至半导体线。接点电极与栅极堆叠结构自半导体线朝相反方向延伸。

公开(公告)号：CN107026146A

公开(公告)日：2017-08-08

申请号：CN201610816528.5

申请日：2016-09-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭士玮 ,  赖志明 ,  陈俊光 ,  陈志良 ,  杨超源 ,  曾健庭 ,  萧锦涛 ,  刘如淦 ,  严永松

IPC: H01L23/528 ,  H01L23/535 ,  H01L21/60

CPC classification number: H01L23/5286 ,  H01L21/76816 ,  H01L21/76892 ,  H01L23/5226 ,  H01L23/528 ,  H01L28/00 ,  H01L24/43 ,  H01L23/535 ,  H01L24/19

Abstract: 本发明涉及具有双电源轨结构的集成芯片。在一些实施例中，集成芯片具有第一金属互连层，该第一金属互连层具有在第一方向上延伸的下金属布线。第二金属互连层具有通过第一通孔层耦合至下金属布线并且在下金属布线上方在垂直于第一方向的第二方向上延伸的多个连接销。第三金属互连层具有在下金属布线和连接销上方在第一方向上延伸的上金属布线。上金属布线通过布置在第一通孔层上方的第二通孔层的方式耦合至连接销。将连接销连接至下金属布线和上金属布线减小了连接至连接销的电流密度，从而减小电迁移和/或IR问题。本发明的实施例还涉及集成芯片及其形成方法。

公开(公告)号：CN105097470A

公开(公告)日：2015-11-25

申请号：CN201410507439.3

申请日：2014-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志良 ,  赖志明 ,  萧锦涛 ,  刘如淦 ,  沈孟弘 ,  刘俊宏 ,  宋淑惠 ,  杨超源

IPC: H01L21/28 ,  H01L21/336 ,  H01L21/768 ,  H01L23/48 ,  H01L29/78

CPC classification number: H01L23/5226 ,  H01L21/768 ,  H01L21/76819 ,  H01L21/76829 ,  H01L21/76879 ,  H01L21/76895 ,  H01L21/76897 ,  H01L21/823418 ,  H01L21/823437 ,  H01L21/823475 ,  H01L23/48 ,  H01L23/5283 ,  H01L23/5329 ,  H01L23/535 ,  H01L27/088 ,  H01L29/401 ,  H01L29/42364 ,  H01L29/456 ,  H01L29/665 ,  H01L29/66583 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种半导体器件及其形成方法。该半导体器件包括：衬底，具有源极/漏极区域以及位于源极/漏极区域之间的沟道区域；栅极结构，位于衬底上方并邻近沟道区域；源极/漏极接触件，位于源极/漏极区域上方并且电连接至源极/漏极区域；以及位于所述源极/漏极接触件上方的接触件保护层。栅极结构包括栅极堆叠件和间隔件。源极/漏极接触件的顶面低于间隔件的顶面，间隔件的顶面与接触件保护层的顶面基本共面。接触件保护层防止在栅极堆叠件上方形成栅极通孔时栅极堆叠件与源极/漏极区域之间产生意外短路。因此，栅极通孔可以形成在栅极堆叠件的任意部分上方，甚至从俯视角度看时，形成在与沟道区域重叠的区域中。

公开(公告)号：CN113192950B

公开(公告)日：2025-04-18

申请号：CN202110473826.X

申请日：2021-04-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧锦涛 ,  吕俊纬

IPC: H10D89/10 ,  H10D84/01

Abstract: 揭露一种集成电路及其制造方法，集成电路包括第一锁存电路、第二锁存电路及时脉电路。第一锁存电路将多个数据信号经由多根第一导电线传输至第二锁存电路，第一导电线安置于集成电路的正面上。时脉电路将第一时脉信号及第二时脉信号经由多根第二导电线传输至第一锁存电路及第二锁存电路，第二导电线安置于集成电路的与正面相反的背面上。