-
公开(公告)号：CN108122839A
公开(公告)日：2018-06-05
申请号：CN201710695218.7
申请日：2017-08-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8232 , H01L21/8238 , H01L27/092
CPC classification number: H01L27/0207 , H01L21/30604 , H01L21/32139 , H01L21/76895 , H01L21/823431 , H01L21/823437 , H01L21/823475 , H01L21/823481 , H01L23/528 , H01L27/0886 , H01L27/11807 , H01L29/0649 , H01L2027/11851 , H03K19/0944 , H01L21/8232 , H01L21/8238 , H01L27/092
Abstract: 一种制造半导体装置的方法包括在衬底上方提供材料并在所述材料的两个相对的侧壁上分别形成单独的栅极电极线。因此，可使所述栅极电极线之间的切口的宽度最小化。这会缩短所述半导体装置的单元的高度，从而增加所述半导体装置的单元密度。
-
公开(公告)号：CN108122839B
公开(公告)日：2022-10-28
申请号：CN201710695218.7
申请日：2017-08-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8232 , H01L21/8238 , H01L27/092
Abstract: 一种制造半导体装置的方法包括在衬底上方提供材料并在所述材料的两个相对的侧壁上分别形成单独的栅极电极线。因此，可使所述栅极电极线之间的切口的宽度最小化。这会缩短所述半导体装置的单元的高度，从而增加所述半导体装置的单元密度。
-
公开(公告)号：CN110676304A
公开(公告)日：2020-01-10
申请号：CN201910439996.9
申请日：2019-05-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L21/336 , H01L29/78
Abstract: 一种制造半导体器件的方法包括：在半导体衬底上形成沿第一方向延伸的多个鳍结构。每个鳍结构包括靠近半导体衬底的第一区域和远离半导体衬底的第二区域。在第一相邻鳍结构对的第一区域之间形成导电层。在鳍结构的第二区域上方形成沿与第一方向基本垂直的第二方向延伸的栅电极结构，并且在栅电极结构上形成包括至少一条导线的金属化层。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN110021664A
公开(公告)日：2019-07-16
申请号：CN201811446592.4
申请日：2018-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本发明的实施例描述了非平面半导体器件及其制造方法，非平面半导体器件诸如为具有一个或多个金属轨导体的鳍式场效应晶体管(finFET)。在一些情况下，一个或多个金属轨导体可以电连接至这些非平面半导体器件的栅极、源极和/或漏极区域。在这些情况下，可以利用一个或多个金属轨导体将各个非平面半导体器件的栅极、源极和/或漏极区域电连接至各种非平面半导体器件和/或其它半导体器件的其它栅极、源极和/或漏极区域。然而，在其它情况下，一个或多个金属轨导体可以与这些各个非平面半导体器件的栅极、源极和/或漏极区域隔离。这种隔离防止了一个或多个金属轨导体与这些非平面半导体器件的栅极、源极和/或漏极区域之间的电连接。
-
公开(公告)号：CN110556362B
公开(公告)日：2025-04-18
申请号：CN201910462226.6
申请日：2019-05-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H10D84/03 , H10D84/83
Abstract: 本发明实施例涉及一种集成背侧电源网格的半导体装置及其相关的集成电路与制造方法，所述半导体装置包含衬底、介电区、多个导电区、第一导电轨及导电结构。所述介电区位于所述衬底上。所述多个导电区位于所述介电区上。所述第一导电轨位于所述介电区内，且电连接到所述多个导电区的第一导电区。所述导电结构经布置以穿透所述衬底且形成于所述第一导电轨下方。所述导电结构电连接到所述第一导电轨。
-
Patent Agency Ranking
公开(公告)号：CN108122833B
公开(公告)日：2021-09-21
申请号：CN201711103608.7
申请日：2017-11-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 一种自对准通孔及利用由双重沟槽约束的自对准工艺形成所述通孔来制作半导体装置的方法。所述方法包括形成第一沟槽及在所述第一沟槽中沉积第一金属。此后，所述工艺包括在第一金属之上沉积介电层，使得所述介电层的顶表面处于与第一沟槽的顶表面实质上相同的水平高度。接下来，形成第二沟槽且通过蚀刻介电层的被第一沟槽与所述第二沟槽之间的重叠区暴露出的部分来形成通孔。通孔暴露出第一金属的一部分，且在第二沟槽中沉积第二金属，使得所述第二金属电耦合到所述第一金属。
-
公开(公告)号：CN110021522B
公开(公告)日：2021-06-22
申请号：CN201811446618.5
申请日：2018-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336 , H01L29/423 , H01L29/78
Abstract: 半导体器件包括：掩埋金属线，设置在半导体衬底中；第一介电材料，位于掩埋金属线的第一侧壁上，和第二介电材料，位于掩埋金属线的第二侧壁上；第一多个鳍，设置为邻近掩埋金属线的第一侧壁；第二多个鳍，设置为邻近掩埋金属线的第二侧壁；第一金属栅极结构，位于第一多个鳍上和掩埋金属线上，其中第一金属栅极结构延伸穿过第一介电材料以接触掩埋金属线，以及第二金属栅极结构，位于第二多个鳍上和掩埋金属线上。本发明的实施例还涉及用于FinFET器件的掩埋金属和方法。
-
公开(公告)号：CN110021597A
公开(公告)日：2019-07-16
申请号：CN201811446625.5
申请日：2018-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本发明的实施例描述了非平面半导体器件及其制造方法，非平面半导体器件诸如为具有一个或多个金属轨导体的鳍式场效应晶体管(finFET)。在一些情况下，一个或多个金属轨导体可以电连接至这些非平面半导体器件的栅极、源极和/或漏极区域。在这些情况下，可以利用一个或多个金属轨导体将各个非平面半导体器件的栅极、源极和/或漏极区域电连接至各种非平面半导体器件和/或其它半导体器件的其它栅极、源极和/或漏极区域。然而，在其它情况下，一个或多个金属轨导体可以与这些各个非平面半导体器件的栅极、源极和/或漏极区域隔离。这种隔离防止了一个或多个金属轨导体与这些非平面半导体器件的栅极、源极和/或漏极区域之间的电连接。
-
公开(公告)号：CN110021664B
公开(公告)日：2022-08-16
申请号：CN201811446592.4
申请日：2018-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本发明的实施例描述了非平面半导体器件及其制造方法，非平面半导体器件诸如为具有一个或多个金属轨导体的鳍式场效应晶体管(finFET)。在一些情况下，一个或多个金属轨导体可以电连接至这些非平面半导体器件的栅极、源极和/或漏极区域。在这些情况下，可以利用一个或多个金属轨导体将各个非平面半导体器件的栅极、源极和/或漏极区域电连接至各种非平面半导体器件和/或其它半导体器件的其它栅极、源极和/或漏极区域。然而，在其它情况下，一个或多个金属轨导体可以与这些各个非平面半导体器件的栅极、源极和/或漏极区域隔离。这种隔离防止了一个或多个金属轨导体与这些非平面半导体器件的栅极、源极和/或漏极区域之间的电连接。
-
公开(公告)号：CN107424958B
公开(公告)日：2021-10-29
申请号：CN201710298768.5
申请日：2017-04-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/11 , H01L27/088
Abstract: 本发明的实施例提供了一种制造包括FinFET的半导体器件的鳍的方法，包括：形成包括半导体衬底和加盖半导体鳍的结构，加盖半导体鳍被组织成至少第一集合和第二集合，第一集合的每个构件包含具有第一蚀刻灵敏度的第一盖，并且第二集合的每个构件包含具有第二蚀刻灵敏度的第二盖，第二蚀刻灵敏度不同于第一蚀刻灵敏度；以及从结构去除消除第一集合的选择构件和第二集合的选择构件。本发明的实施例还提供了一种包括鳍的半导体器件。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.098 seconds)
