-
公开(公告)号:CN119400758A
公开(公告)日:2025-02-07
申请号:CN202411410722.4
申请日:2024-10-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开提供了一种集成电路(IC)结构,其包括:衬底,具有电路区和芯片角部区;IC器件,形成在电路区内的衬底上;钝化层,形成在IC器件上方;以及聚酰亚胺层,形成在钝化层上方,其中,钝化层和聚酰亚胺层包括形成在芯片角部区中的应力释放图案。本公开的实施例还提供了制造集成电路结构的方法。
-
公开(公告)号:CN118841394A
公开(公告)日:2024-10-25
申请号:CN202410662681.1
申请日:2024-05-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L21/768
Abstract: 一种半导体装置包括一第一介电层。一第二介电层设置于第一介电层上方。第二介电层及第一介电层具有不同的材料组成。一金属‑绝缘体‑金属(MIM)结构埋入第二介电层内。一第三介电层设置于第二介电层上方。第三介电层及第二介电层具有不同的材料组成。第一介电层或第三介电层可以包含氮化硅,第二介电层可以包含氧化硅。
-
公开(公告)号:CN118197992A
公开(公告)日:2024-06-14
申请号:CN202410189646.2
申请日:2024-02-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/538 , C25D3/38 , C25D5/02 , C25D7/12
Abstract: 一种形成半导体结构的方法,包括:在衬底上形成晶种层,在晶种层上形成光刻胶层,光刻胶层具有比第二开口宽的第一开口,以第一镀电流执行电镀工艺,以在第一开口中生长第一金属线的底部并且在第二开口中生长第二金属线的底部,以大于第一镀电流的第二镀电流继续电镀工艺,以生长第一金属线的顶部和第二金属线的顶部,去除光刻胶层以暴露晶种层的部分,以及去除晶种层的暴露的部分。本公开的实施例还提供了电镀方法和再分布结构。
-
公开(公告)号:CN222394812U
公开(公告)日:2025-01-24
申请号:CN202420893528.5
申请日:2024-04-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/48 , H01L23/528
Abstract: 一种半导体装置,包括第一导电部件形成于基板之上;第二导电部件形成于基板之上,且第二导电部件的顶表面的最高点高于第一导电部件的顶表面的最高点;第一保形介电层位于第一导电部件和第二导电部件之上;保形氧化物层位于第一保形介电层上方,保形氧化物层包括设置在第一导电部件正上方的第一部分和设置在第二导电部件上方的第二部分,第一部分的厚度等于第二部分的厚度;第二保形介电层位于保形氧化物层上,第二保形介电层包括非平面的顶表面;多层介电结构位于第二保形介电层上并具有平坦的顶表面;第一接合结构位于第一导电部件上并电性耦合到第一导电部件;第二接合结构位于第二导电部件上并电性耦合到第二导电部件。
-
公开(公告)号:CN221102083U
公开(公告)日:2024-06-07
申请号:CN202322632784.7
申请日:2023-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/522 , H01L21/768
Abstract: 本公开实施例提供一种半导体装置,其包括重分布层、钝化层以及接点特征。重分布层包括借由凹槽分隔的第一导电特征以及第二导电特征,它们的角落界定为邻近于凹槽且在凹槽的任一侧上。钝化层设置于重分布层的上方并位于凹槽内。接点特征延伸穿过钝化层并电性耦接至第一导电特征。钝化层包括具有大致上与第一导电特征以及第二导电特征的角落对齐的不连续区域的氮化物层。第一导电特征的顶面以及与凹槽相邻的侧壁界定第一平面以及相交于第一平面的第二平面。借由平面的交点与第一导电特征的角落的表面之间的距离至少部分界定此角落的圆角化。
-
-
-
-