-
公开(公告)号:CN114927463A
公开(公告)日:2022-08-19
申请号:CN202210238220.2
申请日:2022-03-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本公开提出一种装置结构。装置结构包含结构、设置于结构上的第一保护层、设置于第一保护层上的缓冲层、设置于缓冲层的第一部分上的阻挡层、设置于阻挡层上方的重布线层、设置于阻挡层上和重布线层的侧面上的粘着层以及设置于缓冲层的第二部分上的第二保护层。第二保护层接触阻挡层、粘着层和重布线层。
-
公开(公告)号:CN114864484A
公开(公告)日:2022-08-05
申请号:CN202210288069.3
申请日:2022-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 在制造半导体装置的方法中,在第一介电层中形成开口,使得下部导电层的一部分在开口的底部暴露,一或多个衬垫导电层形成在下部导电层的部分、开口的内侧壁及第一介电层的上表面的上方,主要导电层形成于一或多个衬垫导电层上方,图案化的导电层借由图案化主要导电层和一或多个衬垫导电层而形成,且覆盖导电层形成于图案化导电层上方。被图案化的主要导电层被覆盖导电层和一或多个衬垫导电层的一者围绕。
-
公开(公告)号:CN114975780A
公开(公告)日:2022-08-30
申请号:CN202210285654.8
申请日:2022-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L49/02 , H01L27/108 , H01L21/8242
Abstract: 一种半导体装置,包括金属绝缘体金属(MIM)电容器。MIM电容器包括:多个电极,多个电极包括一或多个第一电极以及一或多个第二电极;以及一或多个绝缘层,设置于相邻的多个电极之间。MIM电容器设置于层间介电(ILD)层中,且ILD层设置于基板上方。一或多个第一电极连接至第一通孔电极的侧壁,其中第一通孔电极设置于ILD层中,而一或多个第二电极连接至第二通孔电极的侧壁,其中第二通孔电极设置于ILD层中。在一或多个上述或下列实施例中,一或多个绝缘层包括高k值介电材料。
-
公开(公告)号:CN115084373A
公开(公告)日:2022-09-20
申请号:CN202210438921.0
申请日:2022-04-22
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体装置,包含第一、第二MIM结构,第一MIM结构包含彼此堆叠的第一底部导体板、第一介电层的第一部分第一中间导体板第二介电层的第一部分以及第一顶部导体板,第二MIM结构包含彼此堆叠的第二底部导体板、第一介电层的第二部分、第二中间导体板、第二介电层的第二部分以及第二顶部导体板,在第二介电层的第二部分上;其中第一底部导体板比第一中间导体板更宽且比第一顶部导体板更宽,而第二底部导体板比第二中间导体板更窄且比第二顶部导体板更窄。
-
公开(公告)号:CN118197992A
公开(公告)日:2024-06-14
申请号:CN202410189646.2
申请日:2024-02-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/538 , C25D3/38 , C25D5/02 , C25D7/12
Abstract: 一种形成半导体结构的方法,包括:在衬底上形成晶种层,在晶种层上形成光刻胶层,光刻胶层具有比第二开口宽的第一开口,以第一镀电流执行电镀工艺,以在第一开口中生长第一金属线的底部并且在第二开口中生长第二金属线的底部,以大于第一镀电流的第二镀电流继续电镀工艺,以生长第一金属线的顶部和第二金属线的顶部,去除光刻胶层以暴露晶种层的部分,以及去除晶种层的暴露的部分。本公开的实施例还提供了电镀方法和再分布结构。
-
公开(公告)号:CN220341221U
公开(公告)日:2024-01-12
申请号:CN202320658856.2
申请日:2023-03-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体装置结构,提供了一种后端工艺(back‑end‑of‑line,BEOL)无源装置结构。所述装置结构包括第一导体层,位于基板上;第一绝缘层,位于第一导体层上;第二导体层,位于第一绝缘层上;第二绝缘层,位于第二导体层上;以及第三导体层,位于第二绝缘层上,其中,在俯视图中,第一导体层、第二导体层及第三导体层的内角及外角中沒有任何一个等于或小于90度。
-
公开(公告)号:CN222883544U
公开(公告)日:2025-05-16
申请号:CN202421467613.1
申请日:2024-06-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L23/498
Abstract: 一种集成电路结构,包含半导体基底;互连结构形成于半导体基底上方;重布线层结构形成于互连结构上方,重布线层结构包含:重布线层接垫部分,具有接垫导通孔阵列,接垫导通孔阵列具有坐落于互连结构的第一顶部金属线上的导通孔;重布线层信号布线部分,具有坐落于互连结构的第二顶部金属线上的信号布线导通孔;及重布线层顶部,位于重布线层接垫部分及重布线层信号布线部分上方。接垫导通孔阵列的导通孔包含方块导通孔及相邻的牺牲导通孔,方块导通孔具有方块导通孔宽度,牺牲导通孔具有牺牲导通孔宽度,且方块导通孔宽度大于牺牲导通孔宽度。
-
-
-
-
-
-