公开(公告)号：CN113113316A

公开(公告)日：2021-07-13

申请号：CN202110203587.6

申请日：2021-02-23

申请人： 台湾积体电路制造股份有限公司

发明人： 黄致凡 ,  王茂南 ,  利宗伦 ,  李慈莉 ,  陈殿豪 ,  陈燕铭

IPC分类号： H01L21/48 ,  H01L21/56

摘要： 本公开涉及一种聚合物保护层的形成方法，其包含形成互连结构于基板之上。焊垫可耦合至互连结构，且聚合物材料可沉积于焊垫之上。在一些实施例中，方法进一步包含执行图案化制程来移除部分的聚合物材料以形成开口于聚合物材料中。上述开口直接在焊垫上并暴露该焊垫。另外，方法包含第一清洁制程。固化聚合物材料以形成聚合物保护层以及执行第二清洁制程。

公开(公告)号：CN110970353A

公开(公告)日：2020-04-07

申请号：CN201910876711.8

申请日：2019-09-17

申请人： 台湾积体电路制造股份有限公司

发明人： 黄致凡 ,  王茂南 ,  张国钦 ,  陈蕙祺 ,  陈殿豪 ,  陈燕铭

IPC分类号： H01L21/768 ,  H01L23/538

摘要： 本公开提供一种半导体装置的制造方法，包含提供具有多个装置的集成电路基材，以及与装置耦合至集成电路的互连结构；在集成电路基材上形成第一保护层；在第一保护层上形成重分布层，重分布层电性相连至互连结构；在重分布层与第一保护层上形成第二保护层；在第二保护层上形成聚酰亚胺层；图案化聚酰亚胺层使聚酰亚胺层中有聚酰亚胺开口；以聚酰亚胺作为蚀刻遮罩，经由聚酰亚胺开口蚀刻第二保护层。

公开(公告)号：CN118692915A

公开(公告)日：2024-09-24

申请号：CN202410709364.0

申请日：2024-06-03

申请人： 台湾积体电路制造股份有限公司

发明人： 杨芷欣 ,  王茂南 ,  陈殿豪

IPC分类号： H01L21/336 ,  H01L29/78

摘要： 一种形成半导体结构的方法包括在衬底的第一区域上方形成第一纳米结构；在衬底的第二区域上方形成第二纳米结构；在第一纳米结构周围形成第一栅极结构；用隔离区域替换第二纳米结构；以及形成延伸穿过隔离区域并延伸到衬底中的贯通孔。本公开的实施例还涉及半导体结构。

公开(公告)号：CN105374876A

公开(公告)日：2016-03-02

申请号：CN201510226747.3

申请日：2015-05-06

申请人： 台湾积体电路制造股份有限公司

发明人： 温宗尧 ,  王茂南 ,  杨世海

IPC分类号： H01L29/78 ,  H01L27/11 ,  H01L21/336

摘要： 本发明公开了具有U形FinFET的半导体器件及其形成方法。半导体器件包括：衬底和位于衬底上方的鳍，其中，鳍在顶视图中具有U形并且具有第一臂部和第二臂部以及连接第一臂部和第二臂部的桥部。该半导体器件还包括位于衬底上方的第一栅极，第一栅极在第一臂部和第二臂部及桥部处与鳍接合。FinFET的源极区形成在第一臂部中，FinFET的漏极区形成在第二臂部中，并且FinFET的沟道区形成在源极区和漏极区之间的鳍中。本发明涉及具有U形沟道的FinFET晶体管。

公开(公告)号：CN117276201A

公开(公告)日：2023-12-22

申请号：CN202311112877.5

申请日：2023-08-31

申请人： 台湾积体电路制造股份有限公司

发明人： 杨芷欣 ,  赖彦良 ,  陈殿豪 ,  王茂南

IPC分类号： H01L21/8234 ,  H01L27/088

摘要： 提供了半导体结构及其形成方法。根据本发明的实施例的形成半导体器件的方法包括在衬底上形成有源区域，在有源区域上方形成互连结构，互连结构包括多个介电层和设置在介电层内的保护环，蚀刻穿过互连结构和有源区域的至少第一部分的开口，开口延伸进入衬底中，以及在开口内形成通孔结构。在沿着垂直于衬底的顶表面的方向观察时，通孔结构由保护环围绕。

公开(公告)号：CN105374876B

公开(公告)日：2019-10-08

申请号：CN201510226747.3

申请日：2015-05-06

申请人： 台湾积体电路制造股份有限公司

发明人： 温宗尧 ,  王茂南 ,  杨世海

IPC分类号： H01L29/78 ,  H01L27/11 ,  H01L21/336

摘要： 本发明公开了具有U形FinFET的半导体器件及其形成方法。半导体器件包括：衬底和位于衬底上方的鳍，其中，鳍在顶视图中具有U形并且具有第一臂部和第二臂部以及连接第一臂部和第二臂部的桥部。该半导体器件还包括位于衬底上方的第一栅极，第一栅极在第一臂部和第二臂部及桥部处与鳍接合。FinFET的源极区形成在第一臂部中，FinFET的漏极区形成在第二臂部中，并且FinFET的沟道区形成在源极区和漏极区之间的鳍中。本发明涉及具有U形沟道的FinFET晶体管。

公开(公告)号：CN220341221U

公开(公告)日：2024-01-12

申请号：CN202320658856.2

申请日：2023-03-29

申请人： 台湾积体电路制造股份有限公司

发明人： 萧远洋 ,  萧琮介 ,  涂文琼 ,  赖英耀 ,  祝陈德 ,  王茂南 ,  黄镇球 ,  陈殿豪

IPC分类号： H01L23/64 ,  H10N97/00

摘要： 一种半导体装置结构，提供了一种后端工艺(back‑end‑of‑line,BEOL)无源装置结构。所述装置结构包括第一导体层，位于基板上；第一绝缘层，位于第一导体层上；第二导体层，位于第一绝缘层上；第二绝缘层，位于第二导体层上；以及第三导体层，位于第二绝缘层上，其中，在俯视图中，第一导体层、第二导体层及第三导体层的内角及外角中沒有任何一个等于或小于90度。