公开(公告)号：CN101459055A

公开(公告)日：2009-06-17

申请号：CN200810184397.9

申请日：2008-12-12

Applicant: 卡西欧计算机株式会社

Inventor： 胁坂伸治 ,  金子纪彦

IPC: H01L21/00 ,  H01L21/60 ,  H01L21/78

CPC classification number: H01L23/525 ,  B23K26/364 ,  B23K26/40 ,  B23K2103/172 ,  H01L21/561 ,  H01L21/78 ,  H01L23/3114 ,  H01L23/5329 ,  H01L24/11 ,  H01L24/12 ,  H01L24/94 ,  H01L2224/0231 ,  H01L2224/0401 ,  H01L2224/13023 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2224/274 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/18301 ,  H01L2924/30105

Abstract: 本发明提供一种半导体器件的制造方法，准备分别具有包含低介电常数膜布线层叠构造部(3)、并且平面尺寸不同的多个半导体形成区域(22a、22b)的晶片加工体。在所需半导体形成区域(22a)的切割道(23)上及其直线延长上，照射激光束，去除所需半导体形成区域(22a)及非所需半导体形成区域(22b)的低介电常数膜布线层叠构造部(3)的一部分区域，来形成沟槽(25、26、42、43)，在非所需半导体形成区域(22b)内形成的沟槽(26、43)内及低介电常数膜布线层叠构造部(3)上形成保护膜(9)。在保护膜(9)上，形成上层布线(11)及密封膜(15)，将半导体晶片(21)沿着切割道(23)进行切断。

公开(公告)号：CN101183668B

公开(公告)日：2012-01-11

申请号：CN200710159698.1

申请日：2007-11-08

Applicant: 卡西欧计算机株式会社

Inventor： 金子纪彦

IPC: H01L23/485 ,  H01L21/60

CPC classification number: H01L23/3114 ,  H01L24/11 ,  H01L24/12 ,  H01L2224/0231 ,  H01L2224/02311 ,  H01L2224/02313 ,  H01L2224/0347 ,  H01L2224/0361 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/1132 ,  H01L2224/11462 ,  H01L2224/1147 ,  H01L2224/11849 ,  H01L2224/11901 ,  H01L2224/13023 ,  H01L2224/1308 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/1357 ,  H01L2224/136 ,  H01L2224/16 ,  H01L2924/00013 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/00014 ,  H01L2224/13099

Abstract: 本发明涉及用电解电镀形成突起电极的半导体装置及其制造方法，在称为具有突起电极的CSP的半导体装置的制造方法中，可以不需要干膜抗蚀剂的形成和剥离工序，并且通过电解电镀可以形成突起电极。在含有布线8的保护膜5的上面形成由聚酰亚胺类树脂等组成的保护膜9，该保护模9在与布线8的连接焊盘部相对应的部分具有开口部10。接着，形成底层金属层11。接着，通过将底层金属层11作为电镀电流路进行铜的电解电镀，在保护膜9的开口部内10中的布线8连接焊盘部上形成突起电极。此时，可以不需要干膜抗蚀剂的形成和剥离工序，并且通过电解电镀可以形成突起申极。

公开(公告)号：CN100468714C

公开(公告)日：2009-03-11

申请号：CN200710078997.2

申请日：2007-02-16

Applicant: 卡西欧计算机株式会社

Inventor： 胁坂伸治 ,  金子纪彦 ,  儿谷昭一

IPC: H01L23/485 ,  H01L21/60

CPC classification number: H01L2224/11 ,  H01L2224/14 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供半导体元件形成用衬底及半导体元件的制造方法。对具备半导体元件形成区域(1A)及平面尺寸与该半导体元件区域(1A)相同的校准标记形成区域(21A)的晶片状态的硅衬底(2)通过电解电镀形成柱状电极时，在半导体元件形成区域(1A)形成多个柱状电极(10)，在校准标记形成区域(21A)形成校准用柱状电极(22、23)及多个虚设柱状电极(24)。此时，通过形成虚设柱状电极(24)，电镀电流可以不局部地集中增大。

公开(公告)号：CN101183668A

公开(公告)日：2008-05-21

申请号：CN200710159698.1

申请日：2007-11-08

Applicant: 卡西欧计算机株式会社

Inventor： 金子纪彦

IPC: H01L23/485 ,  H01L21/60

CPC classification number: H01L23/3114 ,  H01L24/11 ,  H01L24/12 ,  H01L2224/0231 ,  H01L2224/02311 ,  H01L2224/02313 ,  H01L2224/0347 ,  H01L2224/0361 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/1132 ,  H01L2224/11462 ,  H01L2224/1147 ,  H01L2224/11849 ,  H01L2224/11901 ,  H01L2224/13023 ,  H01L2224/1308 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/1357 ,  H01L2224/136 ,  H01L2224/16 ,  H01L2924/00013 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/00014 ,  H01L2224/13099

Abstract: 本发明涉及用电解电镀形成突起电极的半导体装置及其制造方法，在称为具有突起电极的CSP的半导体装置的制造方法中，可以不需要干膜抗蚀剂的形成和剥离工序，并且通过电解电镀可以形成突起电极。在含有布线8的保护膜5的上面形成由聚酰亚胺类树脂等组成的保护膜9，该保护模9在与布线8的连接焊盘部相对应的部分具有开口部10。接着，形成底层金属层11。接着，通过将底层金属层11作为电镀电流路进行铜的电解电镀，在保护膜9的开口部内10中的布线8连接焊盘部上形成突起电极。此时，可以不需要干膜抗蚀剂的形成和剥离工序，并且通过电解电镀可以形成突起电极。

公开(公告)号：CN101026140A

公开(公告)日：2007-08-29

申请号：CN200710078997.2

申请日：2007-02-16

Applicant: 卡西欧计算机株式会社

Inventor： 胁坂伸治 ,  金子纪彦 ,  儿谷昭一

IPC: H01L23/485 ,  H01L21/60

CPC classification number: H01L2224/11 ,  H01L2224/14 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供半导体元件形成用衬底及半导体元件的制造方法。对具备半导体元件形成区域(1A)及平面尺寸与该半导体元件区域(1A)相同的校准标记形成区域(21A)的晶片状态的硅衬底(2)通过电解电镀形成柱状电极时，在半导体元件形成区域(1A)形成多个柱状电极(10)，在校准标记形成区域(21A)形成校准用柱状电极(22、23)及多个虚设柱状电极(24)。此时，通过形成虚设柱状电极(24)，电镀电流可以不局部地集中增大。

公开(公告)号：CN101459055B

公开(公告)日：2010-12-22

申请号：CN200810184397.9

申请日：2008-12-12

Applicant: 卡西欧计算机株式会社

Inventor： 胁坂伸治 ,  金子纪彦

IPC: H01L21/00 ,  H01L21/60 ,  H01L21/78

CPC classification number: H01L23/525 ,  B23K26/364 ,  B23K26/40 ,  B23K2103/172 ,  H01L21/561 ,  H01L21/78 ,  H01L23/3114 ,  H01L23/5329 ,  H01L24/11 ,  H01L24/12 ,  H01L24/94 ,  H01L2224/0231 ,  H01L2224/0401 ,  H01L2224/13023 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2224/274 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/18301 ,  H01L2924/30105

Abstract: 本发明提供一种半导体器件的制造方法，准备分别具有包含低介电常数膜布线层叠构造部(3)、并且平面尺寸不同的多个半导体形成区域(22a、22b)的晶片加工体。在所需半导体形成区域(22a)的切割道(23)上及其直线延长上，照射激光束，去除所需半导体形成区域(22a)及非所需半导体形成区域(22b)的低介电常数膜布线层叠构造部(3)的一部分区域，来形成沟槽(25、26、42、43)，在非所需半导体形成区域(22b)内形成的沟槽(26、43)内及低介电常数膜布线层叠构造部(3)上形成保护膜(9)。在保护膜(9)上，形成上层布线(11)及密封膜(15)，将半导体晶片(21)沿着切割道(23)进行切断。

公开(公告)号：CN101667564A

公开(公告)日：2010-03-10

申请号：CN200910171382.3

申请日：2009-08-31

Applicant: 卡西欧计算机株式会社

Inventor： 金子纪彦

IPC: H01L23/482 ,  H01L23/485 ,  H01L23/488 ,  H01L21/60 ,  H01L21/768

CPC classification number: H01L24/05 ,  H01L21/76885 ,  H01L24/03 ,  H01L24/11 ,  H01L24/12 ,  H01L2224/0401 ,  H01L2224/05624 ,  H01L2224/16 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01007 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/00014

Abstract: 本发明提供一种半导体装置及其制造方法。其中，该半导体装置在第1绝缘膜上将第1布线排列为其连接焊盘部形成外侧的环状，使第2布线通过第1布线的连接焊盘部之间而延伸，并将其连接焊盘部排列为在比外侧的环状靠内侧形成至少1个环状，在包括第1及第2布线上的第1绝缘膜上，设置在与第1及第2布线的连接焊盘部对应的部分具有开口部的第2绝缘膜，在经由第2绝缘膜的开口部而露出的第1及第2布线的连接焊盘部上表面以及其周围的第2绝缘膜上，设置有具有比第1及第2布线的连接焊盘部的平面尺寸大的平面尺寸的柱状电极。