-
公开(公告)号：CN116801477A
公开(公告)日：2023-09-22
申请号：CN202211205257.1
申请日：2022-09-30
Applicant: 华东光电集成器件研究所
Abstract: 本发明公开一种厚膜多连片一体化陶瓷基板及其制作方法，包括具有两个相垂直的定位边（2）的陶瓷基板框（1），陶瓷基板框（1）内设有一组通孔（3），每个通孔（3）内设有电路基板（4），电路基板（4）边缘通过至少两个连接部（5）与对应的通孔（3）一体化固定连接，每个电路基板（4）与每个定位边（2）均具有确定的尺寸关系；电路基板（4）为设有电子元器件的电路成型基板。本发明通过工艺边和对准符，解决印刷套准图形一致性问题。多连片结构消除单个基板多次定位的误差。在一次图形印刷时多个单片一次定位，实现单片电阻自动激光微调，通过激光微调程序，设置圆形基板间距，实现首尾衔接多连片不间断自动微调。
-
公开(公告)号：CN114141720A
公开(公告)日：2022-03-04
申请号：CN202111479867.6
申请日：2021-12-07
Applicant: 华东光电集成器件研究所
IPC: H01L23/053 , H01L23/055 , H01L23/10 , H01L21/50 , H01L21/52
Abstract: 本发明公开一种集成电路封装结构及其组装方法，包括金属壳体（1），金属壳体的开口槽（12）上设有阶梯口（11）；金属绝缘子（2），金属绝缘子包括设有一组安装通孔（22）的纳米陶瓷铝合金基体（21），其外轮廓边缘设有台阶口（23），台阶口（23）形状与阶梯口匹配，纳米陶瓷铝合金基体表面连接三重结构氧化铝的绝缘层（24），台阶口表面和安装通孔内壁的绝缘层上连接金属化层（25）；一组引脚（3），每个引脚设有凸缘（31），各引脚通过凸缘和安装通孔内壁的金属化层，与金属绝缘子密封焊接；阶梯口与台阶口连接，金属壳体与金属绝缘子密封焊接；壳体与PCB板（4）采用放射状焊接的组装方法。本发明可提高混合集成电路使用时的耐高冲击性。
-
公开(公告)号：CN119026552A
公开(公告)日：2024-11-26
申请号：CN202410984896.5
申请日：2024-07-22
Applicant: 华东光电集成器件研究所
IPC: G06F30/392 , G06F30/31 , G06T7/13 , G06T11/40
Abstract: 本发明涉及一种厚膜版图恢复方法，其特征在于包括以下步骤：S1、目标抓图，将待抓取图形的底片或基板平放在VMG452自动影像测量仪的待扫描区，保存图形为DXF文件；S2、对抓取的图形进行连线，将DXF图形文件导入AUTOCAD软件中，在CAD中通过点点连线将图形连接起来；S3、对图形进行填充；S4、填充图形进行转换为GERBER文件并光绘底片。本发明的有益效果是，利用抓图重新恢复版图并进行光绘底片替代老旧模糊底片，解决了多年困扰的底片问题。
-
公开(公告)号：CN115527865A
公开(公告)日：2022-12-27
申请号：CN202211188583.6
申请日：2022-09-28
Applicant: 华东光电集成器件研究所
IPC: H01L21/48
Abstract: 本发明公开一种成膜基板正背面玻璃釉防粘制备方法，包括以下步骤：对成膜基板一面进行第一玻璃釉料层印刷，并将成膜基板印刷第一玻璃釉料层的一面朝上放置在摆放装置上；将成膜基板转运至干燥炉进行干燥、再转运至烧结炉进行烧结；取出烧结后的成膜基板，对成膜基板另一面进行第二玻璃釉料层印刷，将成膜基板印刷第二玻璃釉料层的一面朝上放置在摆放装置上；将成膜基板转运至干燥炉进行干燥、再转运至烧结炉进行烧结。第一玻璃釉料层的烧结温度高于第二玻璃釉料层的烧结温度，使第一玻璃釉料层不会因熔融接触粘染出现缺损，也无需采用硬物将基板垫起而出现基板弯曲变形现象，本发明对成膜基板正背面玻璃釉烧结效率和质量有显著提升效果。
-
公开(公告)号：CN113799481A
公开(公告)日：2021-12-17
申请号：CN202111110338.9
申请日：2021-09-23
Applicant: 华东光电集成器件研究所
IPC: B41F17/24
Abstract: 本发明涉及一种厚膜异形电路连片印刷装置，包括承载台（1）、承载台吸取装置（2）以及承载台承接体（3），承载台（1）表面上设有一组安装槽（11），每个安装槽（11）内设有定位柱（12）；承载台吸取装置（2），承载台吸取装置（2）包括吊架（21），吊架（21）下端连接一组吸盘（22），每个吸盘通过管道与空气压缩机连接；承载台承接体（3）的上表面设有与承载台（1）外轮廓配合的承接槽（31）；异型电路通过定位柱（12）定位并安装在安装槽（11）内，承载台吸取装置（2）吸取承载台（1）转运，承载台（1）通过其轮廓配合与承接槽（31）连接。本发明可以提高生产效率和产品质量。
-
Patent Agency Ranking
公开(公告)号：CN110587158A
公开(公告)日：2019-12-20
申请号：CN201910816119.9
申请日：2019-08-30
Applicant: 华东光电集成器件研究所
Abstract: 本发明提供一种激光焊接集成电路三维定位夹持装置，它包括底板（1），其特征在于在底板（1）在底板（1）一侧设有壳体（2），在壳体（2）内设有电机（3），在壳体（2）上设有与电机（3）对应配合的开关（4），在所述电机（3）的输出轴伸出壳体（2），在输出轴上套接有旋转座（5），在底板（1）另一侧设有支架（6），在支架（6）上设有与旋转座（5）对应配合的锁紧装置（6）。本发明结构简单、使用方便、加持牢固，实现了多种不同尺寸多种金属圆形外壳的HIC电路在激光焊接使得的精准定位与夹持等优点。
-
公开(公告)号：CN115372864A
公开(公告)日：2022-11-22
申请号：CN202211205303.8
申请日：2022-09-30
Applicant: 华东光电集成器件研究所
Abstract: 本发明公开一种侧连基板通断测试装置及测试方法，属于厚膜集成电路制造技术领域。它包括金属板和PCB板，金属板上用于放置待测的基板，并可与基板背面相侧连的Pad区接触电连通，金属板连接万用表的负极，PCB板上设有一组LED灯，该组LED灯通过导线并联，LED灯的正极共同电连接在正接线端、其负极分别与固定在PCB板上的弹簧针电连接，每个弹簧针可分别对应连通基板正面相侧连的Pad区，正接线端连接万用表的正极。本发明以低成本方式解决联片基板侧壁金属化通断测试问题；同时，该结构能够一次性测量基板上所有的侧连区域，避免了产生漏测、少测现象，提高了单片侧连通断测试效率，缩短电路生产周期。
-
公开(公告)号：CN112331434A
公开(公告)日：2021-02-05
申请号：CN202011026585.6
申请日：2020-09-25
Applicant: 华东光电集成器件研究所
IPC: H01C17/065 , H01C17/28 , B41F17/00
Abstract: 本发明涉及厚膜集成电路制造领域，特别涉及一种柱状陶瓷基片侧面成膜印刷装置，包括：矩形金属底板（1），其四角分别设有定位销（5），陶瓷支撑板（2），用于固定柱状陶瓷基片的放置板（3），其上面设有阵列的第一矩形槽（8）；金属压板（4），其上设有阵列的固定柱状陶瓷基片的第二矩形槽（10），第二矩形槽（10）压住每个柱状陶瓷基片（6），并漏出柱状陶瓷基片圆柱的1/4。本发明的有益效果：采用四层工装结构，为柱状陶瓷基片侧面成膜印刷提供了一种先进的生产途径，不仅极大提高加工效率，而且保证了厚膜电阻与导体电极之间套准精度，同时避免了膜层缺损现象。
-
公开(公告)号：CN110610932A
公开(公告)日：2019-12-24
申请号：CN201910793467.9
申请日：2019-08-27
Applicant: 华东光电集成器件研究所
IPC: H01L27/01
Abstract: 本发明公开一种防止厚膜集成电路导电带断裂的方法，在绝缘层版图设计时，使元器件焊锡区导带与绝缘层之间的间隙≥250微米；通过增加元器件焊锡区导带与绝缘层之间的间隙，元器件锡焊时，能够因导电带焊接浸润性而使焊锡层沿着连接的导电带溢到绝缘层边缘，避免连接处的导电带在可靠性试验时出现断裂。
-
公开(公告)号：CN119542143A
公开(公告)日：2025-02-28
申请号：CN202411605588.3
申请日：2024-11-12
Applicant: 华东光电集成器件研究所
IPC: H01L21/48 , H01L21/56 , H01L23/31 , H01L23/367 , H01L23/373 , H01L23/48
Abstract: 本发明提供一种混合集成电路的芯片埋置结构及其制备方法，它包括封装基板（1），在封装基板（1）上设有埋置槽（11）和BGA焊球（2），在埋置槽（11）内连接有多层芯片互联组件（3），在多层芯片互联组件（3）上连接有AlN基片（5），在埋置槽（11）内填注导热绝缘胶（6），AlN基片（5）通过金丝球键合实现与封装基板导体之间的电学连接。本发明提供的制备方式采用多层芯片互联组件内埋结构，明显提升了芯片埋置电路的集成效率、功能密度以及集成封装的散热能力，充分利用了内部结构空间，提升了高密度集成水平和封装可靠性。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.024 seconds)
