-
公开(公告)号：CN117457657A
公开(公告)日：2024-01-26
申请号：CN202211400649.3
申请日：2022-11-09
Applicant: 北京超弦存储器研究院 , 长鑫科技集团股份有限公司
Abstract: 本申请涉及半导体技术领域，公开了一种CMOS器件及其制作方法，属于半导体技术领域，该CMOS器件包括堆叠设置的N型晶体管和P型晶体管；所述N型晶体管和P型晶体管的沟道均为环形沟道；所述N型晶体管的栅极和P型晶体管的栅极位于贯穿所述N型晶体管的环形沟道和P型晶体管的环形沟道的通孔内；所述N型晶体管和P型晶体管共用同一栅极。
-
公开(公告)号：CN119546153A
公开(公告)日：2025-02-28
申请号：CN202311109031.6
申请日：2023-08-31
Applicant: 北京超弦存储器研究院
Abstract: 本申请涉及一种半导体器件及其制备方法、电子设备。所述半导体器件的制备方法包括：在堆叠结构形成通孔，通孔沿垂直于衬底的方向贯穿第二源/漏极及层间介质层，且至少延伸至第一源/漏极；至少于层间介质层暴露于通孔的侧壁，在侧壁形成与层间介质层为吸附关系的自组装单分子层，使得通孔内露出自组装单分子层未覆盖的第一源/漏极和第二源/漏极；以自组装单分子层作为掩膜，于第一源/漏极及第二源/漏极上形成接触层；去除自组装单分子层；第一源/漏极上的接触层和第二源/漏极上的接触层通过层间介质层隔离；于通孔内的侧壁形成半导体层，半导体层与第一源/漏极和第二源/漏极上的接触层连接。工艺简单，成本低。
-
公开(公告)号：CN118910580A
公开(公告)日：2024-11-08
申请号：CN202410986240.7
申请日：2024-07-23
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: C23C16/06 , C23C16/02 , C23C16/455
Abstract: 本发明提供了一种金属钴薄膜及其硅化物的制备方法。本发明的金属钴薄膜的制备方法，包括如下步骤：S1：对硅基三维衬底进行预处理，得到预处理硅基三维衬底；S2：将预处理硅基三维衬底置于第一反应腔体中，采用第一气体作为载气，依次脉冲第一钴前驱体和第一反应气体进行第一原子层沉积，在预处理硅基三维衬底上形成钴缓冲层；S3：将形成钴缓冲层的预处理硅基三维衬底置于第二反应腔体中，采用第二气体作为载气，依次脉冲第二钴前驱体和第二反应气体进行第二原子层沉积，在钴缓冲层上形成金属钴薄膜。本发明的金属钴薄膜及其硅化物能够良好地满足新型器件的应用需求。
-
公开(公告)号：CN117425334A
公开(公告)日：2024-01-19
申请号：CN202211446367.7
申请日：2022-11-18
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 一种存储器、电子设备，该存储器包括衬底以及设置在所述衬底上的至少一个晶体管，所述晶体管包括：设置在所述衬底上的凸墙，所述凸墙沿着第一方向延伸；设置在所述衬底上的半导体层，所述半导体层包括沟道区域，所述沟道区域沿着第二方向延伸，所述沟道区域覆盖至少部分所述凸墙，所述第一方向与所述第二方向交叉；设置在所述沟道区域远离所述衬底一侧的栅电极，所述栅电极与所述沟道区域互相绝。
-
公开(公告)号：CN117423655A
公开(公告)日：2024-01-19
申请号：CN202211637671.X
申请日：2022-12-16
Applicant: 北京超弦存储器研究院
IPC: H01L21/768 , H10B12/00
Abstract: 一种存储器及其制造方法、电子设备，该存储器包括：第一结构层，包括第一衬底以及设置在所述第一衬底上的逻辑电路，所述逻辑电路包括间隔设置在所述第一衬底上的多个逻辑晶体管，所述多个逻辑晶体管依次电连接；第二结构层，层叠设置在所述第一结构层上，所述第二结构层包括第二衬底以及设置在所述第二衬底上的存储电路，所述存储电路包括至少一个存储单元，所述存储单元包括至少一个存储晶体管；所述第一结构层中设置有与所述逻辑电路连通的第一通孔，所述第二结构层中设置有与所述存储电路连通的第二通孔，所述第一通孔与所述第二通孔互相连通，所述存储电路通过所述第一通孔和所述第二通孔，与所述逻辑电路连接。
-
Patent Agency Ranking
公开(公告)号：CN119465087A
公开(公告)日：2025-02-18
申请号：CN202311007295.0
申请日：2023-08-10
Applicant: 北京超弦存储器研究院
IPC: C23C16/455 , C23C16/54 , C23C16/02 , C23C16/40 , H01L21/477 , H01L21/67
Abstract: 本申请实施例提供了一种半导体设备和半导体器件的制造方法。该半导体设备包括至少一个真空处理腔室和至少一个真空传输腔室，各真空处理腔室均与真空传输腔室连接；真空传输腔室用于传送晶圆。至少一个真空处理腔室包括第一真空处理腔室，第一真空处理腔室用于在真空环境下对晶圆上的半导体结构的第一结构进行退火处理；半导体结构还包括设置于第一结构一侧的氧化物半导体层。本申请实施例在制造氧化物半导体层之前，在第一真空处理腔室内对第一结构进行退火处理，能够降低第一结构的内部及表面附着的氢离子和氢氧根离子的含量，有利于提升后续制造的氧化物半导体层的稳定性。
-
公开(公告)号：CN119364771A
公开(公告)日：2025-01-24
申请号：CN202310914669.0
申请日：2023-07-24
Applicant: 北京超弦存储器研究院
Abstract: 本申请实施例提供了一种半导体器件及其制作方法、电子设备。该半导体器件包括：衬底、介质层、第一导电层、第二导电层、第一隔离层和/或第二隔离层，介质层的材料包括氧原子和第一金属原子；第一隔离层的材料包括氧原子和第二金属原子，第二金属原子与氧原子间的键能小于第一金属原子与氧原子间的键能；第二隔离层的材料包括氧原子和第三金属原子，第三金属原子与氧原子间的键能小于第一金属原子与氧原子间的键能。本申请实施例的隔离层由金属氧化物材料形成，既可以隔离导电层和介质层同时还可以为介质层提供氧，有助于降低介质层中氧空位量，从而提升半导体器件性能。
-
公开(公告)号：CN119233646A
公开(公告)日：2024-12-31
申请号：CN202310780904.X
申请日：2023-06-28
Applicant: 北京超弦存储器研究院
Abstract: 本申请实施例提供了一种半导体结构及其制造方法、铁电存储器和电子设备。该半导体结构包括衬底、第一隔离层、铁电层和电极层。第一隔离层设置于衬底的一侧；铁电层设置于第一隔离层远离衬底的一侧；电极层设置于铁电层远离第一隔离层的一侧。本申请实施例中第一隔离层能够防止或消除铁电层生长时通入的氧使得衬底的一侧发生氧化产生的界面层，能够提升铁电存储器的疲劳特性和保持特性。
-
公开(公告)号：CN119156126A
公开(公告)日：2024-12-17
申请号：CN202310719409.8
申请日：2023-06-16
Applicant: 北京超弦存储器研究院
Abstract: 制造电容器的方法、电容器及存储器，所述方法包括：在衬底上沉积第一导电层；使用钝化气体对第一导电层进行钝化处理；在经钝化处理的第一导电层的远离衬底的一侧沉积介电质层，并且在所述介电质层的沉积过程中原位通入氨气；以及在介电质层的远离衬底的一侧沉积第二导电层。本申请实施例的制造电容器的方法可以提高电容器的介电质层质量，从而提高电容器的存储能力。
-
公开(公告)号：CN118785698A
公开(公告)日：2024-10-15
申请号：CN202310352954.8
申请日：2023-04-04
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 本申请涉及制造用于DRAM的电容器的方法及电子设备。所述方法包括：在衬底上沉积第一导电层；在所述第一导电层的远离所述衬底的一侧沉积介电质层；在所述介电质层的远离所述衬底的一侧沉积覆盖层；对所述第一导电层、所述介电质层和所述覆盖层进行退火；刻蚀去除所述覆盖层；在经退火的介电质层的远离所述衬底的一侧沉积第二导电层。本申请通过对第一导电层、介电质层和覆盖层进行退火，利用覆盖层在退火时为介电质层提供的应力作用，抑制非晶态的介电质层材料在退火结晶时的纵向结晶，有效促进介电质层材料的晶粒横向结晶，提高了介电质层材料的结晶质量，提升介电常数值，减少漏电通路，降低漏电，从而显著提高电容的存储能力。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.051 seconds)
