-
公开(公告)号：CN119780002A
公开(公告)日：2025-04-08
申请号：CN202411842792.7
申请日：2024-12-13
Applicant: 北京空间机电研究所
IPC: G01N21/27 , G01N21/25 , G01C11/00 , G01C13/00 , G01J3/28 , G01J3/02 , G01J3/06 , G03B37/02 , G01N21/17
Abstract: 本发明一种轻小型宽幅海岸带探测系统，包括：主体支架安装在卫星舱体上；外遮光罩和光机组件分别固定安装在主体支架上；外遮光罩位于摆镜组件的前端；外遮光罩为筒状结构，外遮光罩两个端面的中心点的连线与摆镜组件的镜面中心点共线；摆镜组件位于光机组件前端的入光口处，摆镜组件能够绕转动轴旋转，摆镜组件用于将成像光线传输给光机组件；焦平面组件用于接收光机组件传输过来的成像光线。该系统通过摆镜组件扩大可视范围，实现对热点地区的快速定位和精细调查。
-
公开(公告)号：CN106569249B
公开(公告)日：2019-04-30
申请号：CN201610899891.8
申请日：2016-10-14
Applicant: 北京空间机电研究所
Inventor： 倪建军 , 董龙 , 龚志鹏 , 王建宇 , 荣鹏 , 于双江 , 李强 , 张磊 , 苏浩航 , 程甘霖 , 尹帅 , 黄竞 , 闫静纯 , 富帅 , 顾晨跃 , 郭宇琨 , 王鑫 , 周滕
IPC: G01T1/24
Abstract: 本发明公开了一种星载Si‑APD探测器反向偏压自动调节装置及方法，包含：FPGA、温度传感器、数字电位计、高压电源模块以及S1、S2……、Sn等多个Si‑APD探测器模块。每个Si‑APD探测器模块构成均完全一样，均由滑动变阻器Radj、电阻R1、电阻R2、电容C1、Si‑APD(硅雪崩二极管)探测器组成。正常工作前，在实验环境中会对每一个Si‑APD探测器的偏压范围进行测量确定，并求出反向偏压随温度变化的拟合曲线。根据拟合曲线计算滑动变阻器的分压系数及数字电位计随温度变化的反馈值。本发明解决了同类型探测器由于工艺、制造等因素带来的不同偏压需求所带来的问题，从而实现星载Si‑APD探测器反向偏压自动调节装置的轻量化与小型化。
-
公开(公告)号：CN111123082B
公开(公告)日：2021-11-16
申请号：CN201911043762.9
申请日：2019-10-30
Applicant: 北京空间机电研究所
IPC: G01R31/3177 , G06F8/61
Abstract: 一种小体积立体式反熔丝FPGA在线调试验证方法，充分考虑小型化设计要求，在测试程序定型后将以SRAM为基础的FPGA设计移植到更为可靠的反熔丝FPGA上，减少转阶段更改设计对产品造成的影响，在母板表贴封装内部嵌套设计反熔丝FPGA的QFP208封装。在使用子板上的SRAM型FPGA调试完成后，将验证电路解焊，即可在内部嵌套封装上焊接反熔丝FPGA芯片。本发明解决了将测试的FPGA设计移植到更为可靠的反熔丝FPGA时硬件设计不兼容的问题，有效缩小了验证电路的体积，大大减小了调试用FPGA对母板电路布局布线的影响。本发明能够满足航天产品小型化设计的要求，提高了母板电路设计的集成度。
-
公开(公告)号：CN106488152B
公开(公告)日：2019-12-20
申请号：CN201610856111.1
申请日：2016-09-27
Applicant: 北京空间机电研究所
IPC: H04N5/372
Abstract: 遥感CCD相机高速差分信号转换电路，该电路采用交流耦合的方式传输信号，既能满足短距离信号传输要求，又能满足设备间长距离信号传输的要求。电路使用直流泄放通道为信号发送端提供电流输出通道，使用分压网络为信号输入端提供符合要求的共模电压和差模电压，使用匹配网络匹配高速差分信号的阻抗，通过上述网络对输出信号的处理，使得发送端输出的不满足接收要求的高速差分信号被处理成能够满足接收端电平要求的信号。遥感CCD相机高速差分信号转换电路在实现高速信号转换的同时还具有可靠性高，使用器件简单，占用空间小、调整灵活、适应能力强、传输距离远、隔离性能好等特点，能够很好的满足宇航应用的要求。
-
公开(公告)号：CN109149772A
公开(公告)日：2019-01-04
申请号：CN201811058477.X
申请日：2018-09-11
Applicant: 北京空间机电研究所
Abstract: 卫星用负载隔离及无源匹配的遥控指令输出方法及系统，包括两套结构完全相同的第一模块组合、第二模块组合，第一模块组合、第二模块组合分别接隔离激励源发送的遥控指令，放大遥控指令的电流后分别送至第一负载、第二负载，第一模块组合、第二模块组合并联，第一负载、第二负载通过开关并联，第一组模块组合与第一负载串联，第二组模块组合与第二负载串联，若第一负载、第二负载为同类型负载则短接开关，若第一负载、第二负载为不同类型的负载，则断开开关。
-
Patent Agency Ranking
公开(公告)号：CN111123082A
公开(公告)日：2020-05-08
申请号：CN201911043762.9
申请日：2019-10-30
Applicant: 北京空间机电研究所
IPC: G01R31/3177 , G06F8/61
Abstract: 一种小体积立体式反熔丝FPGA在线调试验证方法，充分考虑小型化设计要求，在测试程序定型后将以SRAM为基础的FPGA设计移植到更为可靠的反熔丝FPGA上，减少转阶段更改设计对产品造成的影响，在母板表贴封装内部嵌套设计反熔丝FPGA的QFP208封装。在使用子板上的SRAM型FPGA调试完成后，将验证电路解焊，即可在内部嵌套封装上焊接反熔丝FPGA芯片。本发明解决了将测试的FPGA设计移植到更为可靠的反熔丝FPGA时硬件设计不兼容的问题，有效缩小了验证电路的体积，大大减小了调试用FPGA对母板电路布局布线的影响。本发明能够满足航天产品小型化设计的要求，提高了母板电路设计的集成度。
-
公开(公告)号：CN104836989B
公开(公告)日：2017-11-07
申请号：CN201510205945.1
申请日：2015-04-27
Applicant: 北京空间机电研究所
IPC: H04N7/18
Abstract: 本发明提供一种高速多通道快视图像电路，包括：FPGA处理芯片,负责对数据接收和转发；数据收发部分,接收图像数据信号的高速收发器、将图像数据传输到FPGA中,同时也可以发送FPGA生成的数据；Camera Link数据发送部分,通过FPGA把数据转换成与Camera Link协议相匹配的低压差分信号(LVDS),传输到PC机；本发明实现高速多通道图像数据传输,提高了数据传输距离和精度,同时增加总线的数目减少信号的延时或偏移以及相互件的串扰,并且实现数据的高速传输。
-
公开(公告)号：CN106569249A
公开(公告)日：2017-04-19
申请号：CN201610899891.8
申请日：2016-10-14
Applicant: 北京空间机电研究所
Inventor： 倪建军 , 董龙 , 龚志鹏 , 王建宇 , 荣鹏 , 于双江 , 李强 , 张磊 , 苏浩航 , 程甘霖 , 尹帅 , 黄竞 , 闫静纯 , 富帅 , 顾晨跃 , 郭宇琨 , 王鑫 , 周滕
IPC: G01T1/24
CPC classification number: G01T1/248
Abstract: 本发明公开了一种星载Si‑APD探测器反向偏压自动调节装置及方法，包含：FPGA、温度传感器、数字电位计、高压电源模块以及S1、S2……、Sn等多个Si‑APD探测器模块。每个Si‑APD探测器模块构成均完全一样，均由滑动变阻器Radj、电阻R1、电阻R2、电容C1、Si‑APD(硅雪崩二极管)探测器组成。正常工作前，在实验环境中会对每一个Si‑APD探测器的偏压范围进行测量确定，并求出反向偏压随温度变化的拟合曲线。根据拟合曲线计算滑动变阻器的分压系数及数字电位计随温度变化的反馈值。本发明解决了同类型探测器由于工艺、制造等因素带来的不同偏压需求所带来的问题，从而实现星载Si‑APD探测器反向偏压自动调节装置的轻量化与小型化。
-
公开(公告)号：CN109149772B
公开(公告)日：2020-09-18
申请号：CN201811058477.X
申请日：2018-09-11
Applicant: 北京空间机电研究所
Abstract: 卫星用负载隔离及无源匹配的遥控指令输出方法及系统，包括两套结构完全相同的第一模块组合、第二模块组合，第一模块组合、第二模块组合分别接隔离激励源发送的遥控指令，放大遥控指令的电流后分别送至第一负载、第二负载，第一模块组合、第二模块组合并联，第一负载、第二负载通过开关并联，第一组模块组合与第一负载串联，第二组模块组合与第二负载串联，若第一负载、第二负载为同类型负载则短接开关，若第一负载、第二负载为不同类型的负载，则断开开关。
-
公开(公告)号：CN111026233A
公开(公告)日：2020-04-17
申请号：CN201911130076.5
申请日：2019-11-18
Applicant: 北京空间机电研究所
IPC: G06F1/12 , G06F15/173 , G01S7/48
Abstract: 本发明公开了一种基于时钟驱动器及FPGA的高速并行数据接收系统，包括时钟驱动器、FPGA、射频ADC。其中射频ADC量化数据输出为并行LVDS，ADC输出随路时钟经过时钟驱动器1分为2(不少于2)，经过时钟驱动器后的每一路单独的时钟信号与高速ADC的每一组数据信号统一输入到FPGA的同一BANK内，利用FPGA内的Iserdes(输入串并转换器)基元实现高速并行数据的接收。本发明通过引入时钟驱动器创建“伪”时钟并利用FPGA内部Iserdes(输入串并转换器)基元，解决了FPGA高速并行数据接收所遇到的难点。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.027 seconds)
