公开(公告)号：CN104836989B

公开(公告)日：2017-11-07

申请号：CN201510205945.1

申请日：2015-04-27

Applicant: 北京空间机电研究所

Inventor： 黄竞 ,  程甘霖 ,  王鑫 ,  林为秀 ,  闫静纯 ,  顾晨跃 ,  郭宇琨 ,  于双江 ,  王建宇 ,  苏浩航 ,  张磊 ,  荣鹏 ,  赵洋 ,  倪建军

IPC: H04N7/18

Abstract: 本发明提供一种高速多通道快视图像电路，包括：FPGA处理芯片,负责对数据接收和转发；数据收发部分,接收图像数据信号的高速收发器、将图像数据传输到FPGA中,同时也可以发送FPGA生成的数据；Camera Link数据发送部分,通过FPGA把数据转换成与Camera Link协议相匹配的低压差分信号(LVDS),传输到PC机；本发明实现高速多通道图像数据传输,提高了数据传输距离和精度,同时增加总线的数目减少信号的延时或偏移以及相互件的串扰,并且实现数据的高速传输。

公开(公告)号：CN104076896B

公开(公告)日：2016-09-21

申请号：CN201410286180.4

申请日：2014-06-24

Applicant: 北京空间机电研究所

Inventor： 张磊 ,  翟国芳 ,  贺强民 ,  王建宇 ,  于双江 ,  荣鹏 ,  苏浩航 ,  黄竞 ,  程甘霖 ,  赵建伟 ,  郭宇琨 ,  倪建军 ,  闫静纯 ,  林为秀 ,  赵洋 ,  程芸

IPC: G06F1/26

Abstract: 一种高等级DDR供电电路，通过在高等级LDO电源转换芯片地管脚与电路板地平面间添加并联电阻，抬高高等级LDO电源转换芯片地管脚相对于电路板地平面的参考电平，从而将高等级LDO电源转换芯片输出电平抬高为所需电平，高等级LDO电源转换芯片输出电平通过两对磁珠隔离为DDR_VTT和DDR_VREF输出给下级电路。该发明方法应用于工业级以上高等级(军级、宇航级)DDR的VREF、VTT电源供配电设计，通过该发明方法，可以使用通用高等级LDO电源转换芯片完成基于高等级DDR的硬件电路设计，解决了因为缺少高等级专用DDR供电电源芯片从而无法完成高等级DDR的VREF、VTT供配电设计的问题。

公开(公告)号：CN104267638A

公开(公告)日：2015-01-07

申请号：CN201410484193.2

申请日：2014-09-19

Applicant: 北京空间机电研究所

Inventor： 倪建军 ,  赵建伟 ,  王建宇 ,  于双江 ,  荣鹏 ,  张磊 ,  林为秀 ,  闫静纯 ,  苏浩航 ,  程甘霖 ,  郭宇琨

IPC: G05B19/042

CPC classification number: G05B19/042

Abstract: 本发明公开了一种基于时钟管理器和FPGA的串行/解串器时钟源，其工作原理为：FPGA接收背板传输来的主备份时钟信号，由于所采用时钟管理器本身的特点，上电后，FPGA可以输出主备份的时钟信号给第一时钟管理器和第二时钟管理器，第一时钟管理器和第二时钟管理器配置成功后，可以输出同相或不同相位频率的时钟，本发明中FPGA输出8路时钟信号给SerDes，第一时钟管理器和第二时钟管理器输出共8路时钟信号给SerDes，FPGA输出的时钟与两片时钟管理器输出的时钟构成主备份关系，实际工作中可以根据调试结果选择最终的时钟来源，方便设计的灵活性、提高设计的可靠性。

公开(公告)号：CN104267638B

公开(公告)日：2017-01-25

申请号：CN201410484193.2

申请日：2014-09-19

Applicant: 北京空间机电研究所

Inventor： 倪建军 ,  赵建伟 ,  王建宇 ,  于双江 ,  荣鹏 ,  张磊 ,  林为秀 ,  闫静纯 ,  苏浩航 ,  程甘霖 ,  郭宇琨

IPC: G05B19/042

Abstract: 本发明公开了一种基于时钟管理器和FPGA的串行/解串器时钟源，其工作原理为：FPGA接收背板传输来的主备份时钟信号，由于所采用时钟管理器本身的特点，上电后，FPGA可以输出主备份的时钟信号给第一时钟管理器和第二时钟管理器，第一时钟管理器和第二时钟管理器配置成功后，可以输出同相或不同相位频率的时钟，本发明中FPGA输出8路时钟信号给SerDes，第一时钟管理器和第二时钟管理器输出共8路时钟信号给SerDes，FPGA输出的时钟与两片时钟管理器输出的时钟构成主备份关系，实际工作中可以根据调试结果选择最终的时钟来源，方便设计的灵活性、提高设计的可靠性。

公开(公告)号：CN104836989A

公开(公告)日：2015-08-12

申请号：CN201510205945.1

申请日：2015-04-27

Applicant: 北京空间机电研究所

Inventor： 黄竞 ,  程甘霖 ,  王鑫 ,  林为秀 ,  闫静纯 ,  顾晨跃 ,  郭宇琨 ,  于双江 ,  王建宇 ,  苏浩航 ,  张磊 ,  荣鹏 ,  赵洋 ,  倪建军

IPC: H04N7/18

Abstract: 本发明提供一种高速多通道快视图像电路，包括：FPGA处理芯片,负责对数据接收和转发；数据收发部分,接收图像数据信号的高速收发器、将图像数据传输到FPGA中,同时也可以发送FPGA生成的数据；Camera Link数据发送部分,通过FPGA把数据转换成与Camera Link协议相匹配的低压差分信号(LVDS),传输到PC机；本发明实现高速多通道图像数据传输,提高了数据传输距离和精度,同时增加总线的数目减少信号的延时或偏移以及相互件的串扰,并且实现数据的高速传输。

公开(公告)号：CN104536284A

公开(公告)日：2015-04-22

申请号：CN201410532654.9

申请日：2014-10-10

Applicant: 北京空间机电研究所

Inventor： 程甘霖 ,  荣鹏 ,  黄竞 ,  张磊 ,  苏浩航 ,  郭宇琨 ,  倪建军 ,  王鑫 ,  赵洋 ,  闫静纯 ,  林为秀

IPC: G04G7/00

Abstract: 本发明提供一种遥感相机时钟管理电路，包括：时钟管理芯片，接收时钟输入接口传递的外部时钟信号、向时钟输出接口输出时钟信号；压控晶体振荡器，向时钟管理芯片输出压控时钟信号；无源环路滤波器，接收时钟管理芯片比较外部时钟信号和压控时钟信号得出的电流误差信号，并将电流误差信号转换为电压误差信号输出至压控晶体振荡器的电压控制端，调节压控晶体振荡器的相位。本发明由于时钟管理电路的同步功能，电路板之间传输的高速时钟信号变为频率相对较低的时钟信号，减小高速时钟在传输过程中的对外辐射干扰。

公开(公告)号：CN104076896A

公开(公告)日：2014-10-01

申请号：CN201410286180.4

申请日：2014-06-24

Applicant: 北京空间机电研究所

Inventor： 张磊 ,  翟国芳 ,  贺强民 ,  王建宇 ,  于双江 ,  荣鹏 ,  苏浩航 ,  黄竞 ,  程甘霖 ,  赵建伟 ,  郭宇琨 ,  倪建军 ,  闫静纯 ,  林为秀 ,  赵洋 ,  程芸

IPC: G06F1/26

Abstract: 一种高等级DDR供电电路，通过在高等级LDO电源转换芯片地管脚与电路板地平面间添加并联电阻，抬高高等级LDO电源转换芯片地管脚相对于电路板地平面的参考电平，从而将高等级LDO电源转换芯片输出电平抬高为所需电平，高等级LDO电源转换芯片输出电平通过两对磁珠隔离为DDR_VTT和DDR_VREF输出给下级电路。该发明方法应用于工业级以上高等级(军级、宇航级)DDR的VREF、VTT电源供配电设计，通过该发明方法，可以使用通用高等级LDO电源转换芯片完成基于高等级DDR的硬件电路设计，解决了因为缺少高等级专用DDR供电电源芯片从而无法完成高等级DDR的VREF、VTT供配电设计的问题。