公开(公告)号：CN111524796A

公开(公告)日：2020-08-11

申请号：CN202010238731.5

申请日：2020-03-30

申请人： 全球能源互联网研究院有限公司 ,  国家电网有限公司 ,  国网北京市电力公司

发明人： 张红丹 ,  焦倩倩 ,  刘瑞 ,  吴昊 ,  李玲 ,  赛朝阳 ,  吴军民 ,  金锐 ,  汤广福

IPC分类号： H01L21/04 ,  H01L21/265 ,  H01L21/311

摘要： 本发明提供一种碳化硅功率器件制备中碳化硅外延片及其的处理方法，在所述碳化硅外延片正面和背面分别淀积介质层；对碳化硅外延片正面的介质层进行刻蚀，之后去除碳化硅外延片背面的介质层；对刻蚀完的碳化硅外延片正面进行离子注入。本发明大大减小了碳化硅外延片的翘曲度，且降低了拒片率，提高了光刻工艺精度和离子注入加工精度，降低了离子注入的拒片率和碎片率，大大提高了碳化硅外延片的精度和合格率；在碳化硅外延片正面和背面分步形成各自的介质层，抵消了碳化硅外延片正面直接淀积介质层带来的材料应力，为碳化硅外延片的翘曲度的改善提供基础；成本低，效率高，适用于多种规格的碳化硅外延片。

公开(公告)号：CN111505018A

公开(公告)日：2020-08-07

申请号：CN202010322087.X

申请日：2020-04-22

申请人： 全球能源互联网研究院有限公司 ,  国网江苏省电力有限公司 ,  国家电网有限公司

发明人： 汤广福 ,  潘艳 ,  吴军民 ,  金锐 ,  吴昊 ,  李嘉琳 ,  张红丹 ,  李玲 ,  阎海亮

IPC分类号： G01N21/95 ,  G01N21/88 ,  H01L21/66

摘要： 本发明公开一种半导体晶圆的检测设备，包括：底座；支撑杆，从所述底座垂直向上延伸；真空吸笔台，垂直于所述支撑杆设置，所述真空吸笔台上横向分布有多个真空吸笔，所述真空吸笔的端部包括用于放置待测晶圆的吸附盘；真空发生器，与所述真空吸笔台相连，用于为所述多个真空吸笔提供真空负压；LED灯，设置在所述支撑杆上方，用于为放置在所述多个真空吸笔上的待测晶圆提供照明。可以一次性同时放置多枚晶圆，从而辅助检测人员快速进行晶圆检测的切换，提高检测效率。本发明的检测设备中还包括LED灯，可以在环境光线不佳的情况下提供补充光源，从而提高晶圆检测的质量。

公开(公告)号：CN110231501A

公开(公告)日：2019-09-13

申请号：CN201910048374.3

申请日：2019-01-18

申请人： 全球能源互联网研究院有限公司

发明人： 李嘉琳 ,  李玲 ,  吴昊 ,  郑柳 ,  焦倩倩 ,  杨霏 ,  潘艳

IPC分类号： G01R1/073

摘要： 本发明提供一种探针卡、包括探针卡的测试设备、测试方法，探针卡包括PCB板、空心针和探针；空心针和所述探针分别与所述PCB板连接，且所述空心针和所述探针相邻设置；空心针用于释放阻燃气体。用于测试时空心针的针尖处会喷射阻燃气体，形成阻燃气体保护氛围，可有效减少测试时半导体芯片打火现象的发生。测试设备包括探针卡、管路和高压测试装置，探针卡的压力腔与管路连接，且探针卡通过接口插入高压测试装置，该测试设备避免半导体芯片测试过程中出现打火现象，保证半导体芯片的安全性，且大大提高了测试精度。

公开(公告)号：CN110146799A

公开(公告)日：2019-08-20

申请号：CN201910353351.3

申请日：2019-04-29

申请人： 全球能源互联网研究院有限公司 ,  国家电网有限公司

发明人： 李嘉琳 ,  李玲 ,  刘瑞 ,  张红丹 ,  田丽欣 ,  吴昊

IPC分类号： G01R31/26 ,  G01J5/00

摘要： 本发明涉及一种半导体芯片漏电位置的测试装置及方法，测试装置包括相互连接的半导体器件参数测试装置和红外热成像装置；半导体器件参数测试装置用于：放置待测芯片，并给待测芯片施加反向电压；红外热成像装置包括红外热成像仪和显示设备，红外热成像仪穿过半导体器件参数测试装置且位于所述待测芯片上方；显示设备与红外热成像仪连接，用于观测测试结果，确定芯片表面漏电位置。基于半导体芯片漏电位置测试装置的方法，是将待测芯片放置于半导体器件参数测试装置上，并开启红外热成像装置；给待测芯片施加反向电压，实时观察待测芯片表面热分布；根据待测芯片表面热分布，确定芯片表面漏电位置。

公开(公告)号：CN108257859A

公开(公告)日：2018-07-06

申请号：CN201611238004.9

申请日：2016-12-28

申请人： 全球能源互联网研究院 ,  国家电网公司 ,  国网江苏省电力公司

发明人： 夏经华 ,  杨霏 ,  李玲 ,  焦倩倩 ,  吴昊 ,  李永平 ,  田红林 ,  张文婷 ,  李嘉琳

IPC分类号： H01L21/28 ,  H01L29/06 ,  H01L29/78

摘要： 本发明提供了一种栅氧化层的制备方法及MOSFET功率器件，所述制备方法包括对具有第一导电类型的碳化硅外延片进行高温牺牲氧化，在其外延层的上表面形成牺牲氧化层；对牺牲氧化层进行腐蚀，直至完全去除外延层上的牺牲氧化层；对去除牺牲氧化层后的外延层的上表面进行高温表面化处理，形成光滑的钝化表面；对碳化硅外延片依次进行高温干氧氧化和磷气氛下退火，在光滑的钝化表面上形成栅氧化层。与现有技术相比，本发明提供的一种栅氧化层的制备方法及MOSFET功率器件，能够减少SiC/SiO2界面处的因杂质和/或表面晶格缺陷造成的界面缺陷。

公开(公告)号：CN107221561A

公开(公告)日：2017-09-29

申请号：CN201710513956.5

申请日：2017-06-29

申请人： 全球能源互联网研究院

发明人： 杨霏 ,  潘艳 ,  李玲 ,  郑柳 ,  查祎英 ,  赵岩 ,  田丽欣

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/0634 ,  H01L29/66674 ,  H01L29/7801

摘要： 本发明提供一种叠层电场调制高压MOSFET结构及其制作方法。该MOSFET结构包括半导体衬底、半导体衬底上具有叠层电场调制结构的外延层和叠层电场调制结构上的金属‑氧化物‑半导体(MOS)结构。叠层电场调制结构为由n型半导体和p型半导体交叉循环组成的N/P/N/P结构；N/P结构和半导体衬底的材料一致，每层的N掺杂区域和P掺杂区域相互对齐。本发明提供了不同的电场调制结构的制作方法：高能离子注入法、刻蚀深沟槽与填充法以及刻蚀深沟槽与侧壁离子注入法，为器件的制作奠定了基础。利用本发明提供的技术方案得到的MOSFET不仅继承了传统半超结结构增大阻断电压降低导通电阻的优点，也降低了每层电场调制结构的加工工艺难度。

公开(公告)号：CN114646817A

公开(公告)日：2022-06-21

申请号：CN202011514735.8

申请日：2020-12-21

申请人： 全球能源互联网研究院有限公司 ,  国家电网有限公司 ,  国网山东省电力公司德州供电公司

发明人： 李嘉琳 ,  张红丹 ,  李玲 ,  韩立群 ,  刘朝章

IPC分类号： G01R29/24

摘要： 本发明涉及一种半导体‑氧化物界面电荷测量仪及其测量方法，所述测量仪包括：光源(1)、探针测试装置(2)和测量组件(3)；所述光源(1)，用于照射待测芯片；所述探针测试装置(2)，用于承载待测芯片，并通过探针测试装置(2)实现待测芯片与测量组件(3)的连接；所述测量组件(3)，与探针测试装置(2)连接，用于测量待测芯片的电容‑电压曲线，还用于根据所述电容‑电压曲线计算待测芯片的半导体‑氧化物深能级界面电荷密度。本发明提供的技术方案提高了半导体‑氧化物界面电荷测量的准确性，进而可以更加精确的对工艺质量进行分析。

公开(公告)号：CN108257858B

公开(公告)日：2021-11-19

申请号：CN201611231185.2

申请日：2016-12-28

申请人： 全球能源互联网研究院 ,  国家电网公司 ,  国网江苏省电力公司

发明人： 夏经华 ,  杨霏 ,  李玲 ,  刘瑞 ,  吴昊 ,  钮应喜 ,  田红林 ,  王嘉铭 ,  李嘉琳

IPC分类号： H01L21/28 ,  H01L21/762 ,  H01L29/78

摘要： 本发明提供了一种高k栅介质层的制备方法及碳化硅MOS功率器件，所述制备方法包括对具有第一导电类型的碳化硅外延片进行高温牺牲氧化，在其外延层的上表面形成牺牲氧化层；对牺牲氧化层进行腐蚀，直至完全去除外延层上的牺牲氧化层；对去除牺牲氧化层后的外延层的上表面进行高温表面化处理，形成光滑的钝化表面；在光滑的钝化表面上依次淀积Al2O3介质覆层、LaxHfyO介质层和Al2O3介质覆层，并对Al2O3介质覆层、LaxHfyO介质层和Al2O3介质覆层构成的叠层结构进行退火，形成高k栅介质层。与现有技术相比，本发明提供的一种高k栅介质层的制备方法及碳化硅MOS功率器件，能够减少SiC/SiO2界面处的因杂质和/或表面晶格缺陷造成的界面缺陷，提高栅介质层的耐压能力。

公开(公告)号：CN108257859B

公开(公告)日：2021-09-03

申请号：CN201611238004.9

申请日：2016-12-28

申请人： 全球能源互联网研究院 ,  国家电网公司 ,  国网江苏省电力公司

发明人： 夏经华 ,  杨霏 ,  李玲 ,  焦倩倩 ,  吴昊 ,  李永平 ,  田红林 ,  张文婷 ,  李嘉琳

IPC分类号： H01L21/28 ,  H01L29/06 ,  H01L29/78

摘要： 本发明提供了一种栅氧化层的制备方法及MOSFET功率器件，所述制备方法包括对具有第一导电类型的碳化硅外延片进行高温牺牲氧化，在其外延层的上表面形成牺牲氧化层；对牺牲氧化层进行腐蚀，直至完全去除外延层上的牺牲氧化层；对去除牺牲氧化层后的外延层的上表面进行高温表面化处理，形成光滑的钝化表面；对碳化硅外延片依次进行高温干氧氧化和磷气氛下退火，在光滑的钝化表面上形成栅氧化层。与现有技术相比，本发明提供的一种栅氧化层的制备方法及MOSFET功率器件，能够减少SiC/SiO2界面处的因杂质和/或表面晶格缺陷造成的界面缺陷。

公开(公告)号：CN113325296A

公开(公告)日：2021-08-31

申请号：CN202110533394.7

申请日：2021-05-17

申请人： 全球能源互联网研究院有限公司 ,  国网福建省电力有限公司电力科学研究院 ,  国家电网有限公司

发明人： 阎海亮 ,  李玲 ,  李嘉琳 ,  韩纪层

IPC分类号： G01R31/28

摘要： 本发明涉及一种大功率晶圆芯片测试的智能报警处理方法和系统，包括：探针台检测端控制探针台在晶圆芯片的测试区内进行测试；当探针台检测端识别出测试控制端进行限流报警时，探针台检测端将自身监控的探针台上当前晶圆测试图中已测试过的区域标为“不测区”，并控制拍照截图系统对探针台晶圆芯片进行拍照储存。当测试控制端执行限流报警后,测试控制端关闭限流报警弹窗；当达到启动条件时，测试控制端继续启动探针台的晶圆芯片测试程序。本发明解决了目前高压芯片晶圆自动化测试过程中因芯片打火而过流保护报警时必须人为干预后才能继续测试的问题，大幅降低了人工工作的强度和时长，提升高压电力电子芯片晶圆的自动测试效率。