-
公开(公告)号：CN119421489A
公开(公告)日：2025-02-11
申请号：CN202411540639.9
申请日：2024-10-31
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及纳米器件技术领域，尤其是涉及一种纳米器件结构及制备方法，该纳米器件结构包括：衬底、浅槽隔离区、纳米片沟道、金属栅、源漏极；纳米片沟道位于衬底的上方，金属栅环绕纳米片沟道；浅槽隔离区位于衬底的两侧；源漏极与纳米片沟道连接；源漏极与金属栅之间设置有具有侧墙结构；源漏极包括：底部源漏极和顶部源漏极，底部源漏极和顶部源漏极之间具有隔离层，顶部源漏极所在层与隔离层之间呈台阶状结构。本发明通过制备台阶型的互补型场效应纳米器件结构，可以使得源漏极向上互连，有效减小器件的单位面积；而且因为底部器件互连线没有影响沟道区域，所以不会降低电流强度。
-
公开(公告)号：CN116337226A
公开(公告)日：2023-06-27
申请号：CN202310513027.X
申请日：2023-05-08
Applicant: 中国科学院微电子研究所
Abstract: 本申请公开一种MEMS热电堆紫外探测器及其制备方法，涉及半导体技术领域。MEMS热电堆紫外探测器，包括：MEMS热电堆紫外探测单元、纳米森林单元和设置在所述纳米森林单元四周表面的金属颗粒单元，所述纳米森林单元设置在所述MEMS热电堆紫外探测单元上方；所述金属颗粒单元用于增加紫外辐射吸收率，从而提升实现对10‑400纳米波段紫外辐射的高灵敏探测，在提高了探测灵敏度的同时扩大了检测范围。
-
公开(公告)号：CN118400995A
公开(公告)日：2024-07-26
申请号：CN202310926739.4
申请日：2023-07-26
Applicant: 中国科学院微电子研究所
IPC: H10B12/00 , H01L29/786
Abstract: 本公开提供了一种垂直沟道三维堆叠器件及其制备方法，该器件包括：衬底；膜层单元，膜层单元包括依次堆叠设置的第一绝缘层、第一电极层、第二绝缘层、第二电极层以及第三绝缘层；栅极结构；围绕栅极结构侧壁设置的栅极介质层；围绕栅极介质层侧壁设置的第一间隔层和第二间隔层，第一间隔层与第一电极层同层设置，第二间隔层与第二电极层同层设置；围绕栅极介质层、第一间隔层以及第二间隔层设置的沟道层，沟道层还设置在栅极结构与第一绝缘层远离衬底一侧的表面之间。本公开利用垂直沟道内设置的第一间隔层和第二间隔层来增加栅极结构和第一电极层、第二电极层之间的间距，进而达到降低寄生电容的目的。
-
公开(公告)号：CN119894053A
公开(公告)日：2025-04-25
申请号：CN202311378090.3
申请日：2023-10-23
Applicant: 中国科学院微电子研究所
Abstract: 本申请实施例公开了一种薄膜晶体管和薄膜晶体管的制备方法，薄膜晶体管包括了衬底层、源极、漏极、栅极、有源层和栅极隔离层，衬底层上形成有第二沟槽，至少部分栅极设置在第二沟槽内，栅极连接于栅极隔离层背离于有源层的一侧，基于此通过本申请实施例提供的薄膜晶体管有效缩短沟道并形成沟槽状的栅极，窄沟槽三维沟道器件，从而在不增加器件水平面积(foot Print)前提下提高器件开态电流密度，提高导通电流与存储密度。
-
公开(公告)号：CN118400996A
公开(公告)日：2024-07-26
申请号：CN202310927337.6
申请日：2023-07-26
Applicant: 中国科学院微电子研究所
IPC: H10B12/00
Abstract: 本公开提供了一种半导体器件及其制备方法，该器件包括：衬底；绝缘层，绝缘层上开设有多个沿第一方向延伸的凹槽；第一电极层和第二电极层，第一电极层和第二电极层之间具有间隔区域；半导体层，半导体层覆盖所有沟道凹槽的底部和侧壁，沟道凹槽为位于间隔区域内的凹槽至少一部分槽体；栅极介质层，栅极介质层覆盖沟道凹槽内的半导体层远离沟道凹槽底部和侧壁一侧的表面；栅极层，栅极层完全填充至少一部分沟道凹槽。本公开在不影响半导体器件的有效沟道长度和半导体器件的水平面积的情况下，通过凹槽的设置提升了有效沟道的宽度，实现利用水平沟道和垂直沟道结合的方式提高驱动电流的密度，达到存储器件的读写信息速率的提升。
-
Patent Agency Ranking
公开(公告)号：CN117542897A
公开(公告)日：2024-02-09
申请号：CN202311344944.6
申请日：2023-10-17
Applicant: 中国科学院微电子研究所
IPC: H01L29/786 , H01L21/336 , H01L29/06 , H01L29/10
Abstract: 本申请实施例公开了一种薄膜晶体管和薄膜晶体管的制备方法，薄膜晶体管包括了衬底层、源极、漏极、栅极、有源层和栅极隔离层，其中源极和漏极之间形成有沟槽，有源层覆盖在沟槽的内壁，栅极隔离层覆盖在有源层上，栅极设置在沟槽内，连接于栅极隔离层，基于此通过本申请实施例提供的薄膜晶体管有效缩短沟道并形成沟槽状的栅极，窄沟槽三维沟道器件，从而在不增加器件水平面积(foot Print)前提下提高器件开态电流密度，提高导通电流与存储密度。
-
公开(公告)号：CN116164844A
公开(公告)日：2023-05-26
申请号：CN202310127560.2
申请日：2023-02-02
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开一种多波段紫外红外复合火焰探测器、其控制方法和电子设备，涉及火焰探测器技术领域，包括：信号处理单元，以及分别与信号处理单元连接的一个MEMS热电堆紫外传感器、至少两个MEMS热电堆红外传感器和警报单元；信号处理单元用于接收一个MEMS热电堆紫外传感器和至少两个MEMS热电堆红外传感器传输的对应波段辐射信号，基于对应波段辐射信号结合卷积学习算法进行特征提取处理，在提取到的实际特征值与预存火焰特征数据库中的火焰条件特征匹配时，控制警报单元进行报警提示处理，可以有效的提高火焰识别准确率，有效的避免误报警，适应范围广。
-
公开(公告)号：CN119497407A
公开(公告)日：2025-02-21
申请号：CN202411593444.0
申请日：2024-11-08
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供了一种半导体器件及其制备方法。本发明的半导体器件的制备方法，包括如下步骤：S1：在衬底上制备由牺牲层和水平沟道交替堆叠形成的叠层，在叠层上方制备假栅，在牺牲层和假栅的侧壁制备侧墙，在叠层的两侧制备源极和漏极；S2：去除假栅，选择性去除牺牲层，在垂直方向形成残留牺牲层；S3：在叠层的一侧形成保护层，对叠层的另一侧进行选择性外延，在残留牺牲层的侧壁形成垂直沟道；S4：去除保护层和残留牺牲层形成沟道结构，填充栅极材料形成栅极。本发明能够在不增加叠层层数的情况下提高半导体器件的驱动能力，尤其是PMOS的驱动能力，有利于提高N型和P型晶体管的平衡能力。
-
公开(公告)号：CN117180988A
公开(公告)日：2023-12-08
申请号：CN202311020768.0
申请日：2023-08-14
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开一种细胞筛结构制备方法以及细胞筛结构，涉及细胞筛选技术领域，以解决现有用于细胞分离的微流控系统需要额外增加气流驱动结构且容易堵塞的问题。细胞筛结构制备方法包括：在衬底上形成纳米筛结构；所述纳米筛结构包括多个目标尺寸的纳米线凹槽；所述目标尺寸包括目标宽度和目标高度；所述目标宽度为目标细胞的直径；从所述衬底背部向上刻蚀所述衬底，形成腔体，使目标区域的所述纳米筛结构悬空，得到细胞筛结构；所述腔体用于容纳经所述纳米筛结构筛选后的目标细胞。本发明提供的细胞筛结构制备方法用于避免细胞筛选时出现堵塞且不需要额外驱动气流促使细胞流动。
-
公开(公告)号：CN117049469A
公开(公告)日：2023-11-14
申请号：CN202310995017.4
申请日：2023-08-08
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开一种纳米线模板制备方法以及纳米线模板，涉及半导体技术领域，以解决传统纳米线制备方法重复性差，纳米线尺寸不可调控，且受光刻限制的问题。纳米线模板制备方法包括：在衬底上至少沉积两层叠层；形成第一叠层和第二叠层对应的预设宽度的侧墙结构；在侧墙结构和第二叠层中的材料层上生长一层辅助层；对侧墙结构中除牺牲层以外的结构进行平坦化处理并去除剩下的牺牲层，形成预设宽度的纳米线凹槽，得到纳米线模板。本发明提供的纳米线模板制备方法可重复制备纳米线、灵活调控纳米线的尺寸且不受光刻限制。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.026 seconds)
