公开(公告)号：CN119421489A

公开(公告)日：2025-02-11

申请号：CN202411540639.9

申请日：2024-10-31

Applicant: 中国科学院微电子研究所

Inventor： 李俊杰 ,  夏龙锐 ,  杨超然 ,  周娜 ,  张琛琛 ,  姜齐风 ,  高建峰 ,  李依巍 ,  罗军

IPC: H10D84/85 ,  H10D84/01 ,  H10D62/10 ,  B82Y30/00 ,  B82Y40/00

Abstract: 本发明涉及纳米器件技术领域，尤其是涉及一种纳米器件结构及制备方法，该纳米器件结构包括：衬底、浅槽隔离区、纳米片沟道、金属栅、源漏极；纳米片沟道位于衬底的上方，金属栅环绕纳米片沟道；浅槽隔离区位于衬底的两侧；源漏极与纳米片沟道连接；源漏极与金属栅之间设置有具有侧墙结构；源漏极包括：底部源漏极和顶部源漏极，底部源漏极和顶部源漏极之间具有隔离层，顶部源漏极所在层与隔离层之间呈台阶状结构。本发明通过制备台阶型的互补型场效应纳米器件结构，可以使得源漏极向上互连，有效减小器件的单位面积；而且因为底部器件互连线没有影响沟道区域，所以不会降低电流强度。

公开(公告)号：CN119497407A

公开(公告)日：2025-02-21

申请号：CN202411593444.0

申请日：2024-11-08

Applicant: 中国科学院微电子研究所

Inventor： 李俊杰 ,  杨超然 ,  夏龙锐 ,  周娜 ,  张琛琛 ,  姜齐风 ,  李依巍 ,  李俊峰 ,  罗军

IPC: H10D30/01 ,  H10D30/62 ,  H10D84/85 ,  H10D84/03

Abstract: 本发明提供了一种半导体器件及其制备方法。本发明的半导体器件的制备方法，包括如下步骤：S1：在衬底上制备由牺牲层和水平沟道交替堆叠形成的叠层，在叠层上方制备假栅，在牺牲层和假栅的侧壁制备侧墙，在叠层的两侧制备源极和漏极；S2：去除假栅，选择性去除牺牲层，在垂直方向形成残留牺牲层；S3：在叠层的一侧形成保护层，对叠层的另一侧进行选择性外延，在残留牺牲层的侧壁形成垂直沟道；S4：去除保护层和残留牺牲层形成沟道结构，填充栅极材料形成栅极。本发明能够在不增加叠层层数的情况下提高半导体器件的驱动能力，尤其是PMOS的驱动能力，有利于提高N型和P型晶体管的平衡能力。