-
公开(公告)号：CN118412024A
公开(公告)日：2024-07-30
申请号：CN202410669774.7
申请日：2024-05-27
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力集成电路制造有限公司
IPC: G11C11/412 , G11C11/419 , G11C7/18 , G11C7/12 , G11C7/10 , G11C5/06
Abstract: 本发明公开了一种存算一体单元结构，包括：SRAM存储单元和多布尔逻辑运算单元。多布尔逻辑运算单元包括：第一和第二放电路径；第一放电路径包括串联在第一输入端和第一位线之间的第一PMOS管和第一传输管，第一PMOS管的栅极连接第一存储节点。第二放电路径，包括串联在第二输入端和第二位线之间的第二PMOS管和第二传输管，第二PMOS管的栅极连接第二存储节点。第一和第二控制信号分别使第一和第二传输管截止时，存算一体单元结构处于存储器配置状态；反之处于多布尔逻辑运算器配置状态。在多布尔逻辑运算器配置状态下，第一位线输出第一输入信号和第一存储信号的或信号；第二位线输出与非信号。本发明能实现多布尔逻辑运算，能降低电路面积，能提高感测效率。
-
公开(公告)号：CN118412023A
公开(公告)日：2024-07-30
申请号：CN202410669749.9
申请日：2024-05-27
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力集成电路制造有限公司
IPC: G11C11/412 , G11C11/419 , G11C7/18 , G11C7/12 , G11C7/10 , G11C5/06
Abstract: 本发明公开了一种存算一体单元结构，包括：SRAM存储单元和功能切换单元。功能切换单元包括：连接在两位线之间的第一和第二存储数据控制管，串联中间节点和第二行信号线之间的行和列信号控制管，4个控制管的栅极连接分别连接第一和第二存储节点以及第一行信号线和列信号线。行和列信号控制管截止时为存储器配置状态。多布尔逻辑运算器配置状态在预充放状态下，行信号控制管截止，列信号控制管导通，第一和第二位线的电平相同且和第二行信号线的电平相反；在运算状态下，进行运算的两行单元的行信号控制管导通，两条位线上分别输出两行存储信号的第一和第二逻辑运算结果。本发明能实现存储、多布尔逻辑运算，还能实现CAM搜索功能。
-
公开(公告)号：CN118571283A
公开(公告)日：2024-08-30
申请号：CN202410669678.2
申请日：2024-05-27
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力集成电路制造有限公司
IPC: G11C11/412 , G11C11/419 , G11C7/18 , G11C7/12 , G11C7/10 , G11C5/06
Abstract: 本发明公开了一种存算一体单元结构，SRAM存储单元包括由两个CMOS反相器连接形成的存储单元主体电路和单端写入电路，单端写入电路的第一传输管和一个存储节点连接。功能切换单元包括连接在两根读位线之间的两个存储数据控制管，存储数据控制管之间的中间节点和操作信号线之间连接操作信号控制管，两个存储数据控制管的栅极分别连接两个存储节点，操作信号控制管的栅极连接读字线。在存储器配置状态的单端写入状态下，第一传输管导通，写位线上数据写入；在双端读取状态下，操作信号控制管导通，存储节点所存储信息控制两个读位线和操作信号线之间的导通关系并实现读取。本发明能实现单端写入双端读取的存储模式，还能实现多布尔逻辑运算和CAM搜索。
-
公开(公告)号：CN119894077A
公开(公告)日：2025-04-25
申请号：CN202311369402.4
申请日：2023-10-20
Applicant: 上海华力集成电路制造有限公司
Abstract: 本发明提供一种改善金属栅极高压器件ESD性能的方法和结构，在P型衬底上形成高压P型势阱；在高压P型势阱内形成第一STI区和第二STI区；在第一STI区、第二STI区之间的高压P型势阱内形成第一高压区N型扩散区；在紧邻第一STI区的区域和紧邻第二STI区的区域填充氧化硅，其中第一STI区远离第二STI区一侧的氧化硅以及第二STI区远离第一STI区一侧的凹槽内的氧化硅分别形成为栅氧层；紧邻第一STI区的的氧化硅形成为第一氧化硅结构，紧邻第二STI区的氧化硅形成为第二氧化硅结构；在第一氧化硅结构和第二氧化硅结构之间下方区域的第一高压区N型扩散区内形成IO N型势阱。
-
公开(公告)号：CN119403232A
公开(公告)日：2025-02-07
申请号：CN202411525145.3
申请日：2024-10-29
Applicant: 上海华力集成电路制造有限公司
Abstract: 本发明提供一种中压器件ESD防护结构，所述结构包括：衬底，所述衬底内形成有高压N阱区；中压P阱区，所述中压P阱区形成于所述高压N阱区内；至少两个栅极结构，所述栅极结构形成于所述衬底的表面；漏区，所述漏区形成于所述中压P阱区内且位于相邻两所述栅极结构之间；源区，所述源区形成于所述中压P阱区内且位于各所述栅极结构远离所述漏区的一侧；其中，所述漏区被沿其长度方向延伸的至少一个隔离结构分割成小区域，且所述隔离结构位于相邻的两栅极结构之间。通过本发明解决了现有的中压器件ESD均匀性较差的问题。
-
Patent Agency Ranking
公开(公告)号：CN119132956A
公开(公告)日：2024-12-13
申请号：CN202310698772.6
申请日：2023-06-13
Applicant: 上海华力集成电路制造有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06 , H01L29/423
Abstract: 本发明提供一种金属栅极高压器件及其工艺方法，衬底上形成被第一高压区N型扩散区包裹的第一STI区；回刻第一STI区形成第一凹槽；在第一凹槽内覆盖栅极氧化层和高介电层；沉积多晶硅层以填充第一凹槽；在第一凹槽的多晶硅层上依次沉积氮化硅硬掩膜和氧化硅硬掩膜，形成由多晶硅层、氮化硅硬掩膜和氧化硅硬掩膜堆叠的第二凹槽；去除第二凹槽以外的氧化硅硬掩膜、氮化硅硬掩膜和多晶硅层，并保留第一凹槽内的多晶硅层；在第二凹槽两侧注入高压区P型源漏，形成位于多晶硅层上的难熔硅化物；形成层间介质层以覆盖副栅极区域及其上的第二凹槽；在难溶硅化物上形成穿过所述层间介质层的接触孔。
-
公开(公告)号：CN118057624A
公开(公告)日：2024-05-21
申请号：CN202211443449.6
申请日：2022-11-18
Applicant: 上海华力集成电路制造有限公司
IPC: H01L29/78 , H01L29/08 , H01L29/10 , H01L21/336
Abstract: 本发明公开了一种HV器件，包括：形成于第一沟槽中的栅介质层。在栅介质层的表面形成有栅极导电材料层。在漏端浅沟槽隔离的第二侧面和第一沟槽的第一侧面之间还形成有填充于第二沟槽中的第二介质层。第二沟槽的第二侧面和第一沟槽的第一侧面对齐，第一和第二沟槽的深度相等，第一和第二沟槽连通在一起形成一个整体沟槽；第二介质层和栅介质层的底部表面相平；栅极导电材料层的第一侧面还延伸到第二介质层的表面上，使栅极导电材料层所覆盖的区域无尖角且远离漏端浅沟槽隔离的底部尖角。本发明还公开了一种HV器件的制造方法。本发明能消除栅极导电材料层下方的浅沟槽隔离尖角，从而消除器件在初始高压工作下的电流突然上升的问题。
-
公开(公告)号：CN118057618A
公开(公告)日：2024-05-21
申请号：CN202211457694.2
申请日：2022-11-18
Applicant: 上海华力集成电路制造有限公司
IPC: H01L29/06
Abstract: 本发明公开了一种HV器件，包括：栅介质层形成于第一沟槽中的栅介质层，形成于第二沟槽中的第二介质层，漏端浅沟槽隔离的第二侧面和第一沟槽的第一侧面对齐，第二沟槽的第二侧面和所述漏端浅沟槽隔离的第一侧面对齐。漏端高压扩散区形成于第一高压阱区中，漏端浅沟槽隔离位于漏端高压扩散区中；漏区形成于第二介质层的第一侧面外的漏端高压扩散区的表面区域中，沟道区由位于栅介质层底部的第一高压阱区组成。HV器件导通时，第二介质层用于增加沟道区和漏区之间的导通电流的深度。本发明还公开了一种HV器件的制造方法。本发明能降低漏端浅沟槽隔离特别是漏端浅沟槽隔离的底部尖端对导通电流的不利影响，从而能提高器件的可靠性。
-
公开(公告)号：CN114843172A
公开(公告)日：2022-08-02
申请号：CN202210459500.6
申请日：2022-04-27
Applicant: 上海华力集成电路制造有限公司
IPC: H01L21/02 , H01L21/311 , H01L27/11568 , H01L27/11573 , G03F7/42 , G03F7/09
Abstract: 本发明提供一种SONOS存储器ONO光刻返工工艺集成方法，包括：提供待返工的晶圆，晶圆包括半导体基底、氧化层和氮化硅层及待剥离光刻胶层；采用干法工艺将大部分光刻胶层去除，再用湿法工艺将剩余的光刻胶层去除；二次形成光刻胶层，刻蚀去除选择栅区域以及外围逻辑区域的氮化硅层；采用湿法刻蚀工艺去除选择栅区域以及外围逻辑区域的氧化层，采用的化学溶液刻蚀量小于基准刻蚀量；去除二次形成的光刻胶层，进行预清洗，采用的化学溶液的清洗量大于基准清洗量；生长栅氧化层和阻挡氧化层。本发明通过调整湿法刻蚀工艺刻蚀量和栅氧化层预清洗量降低返工晶圆在湿法刻蚀过程中因化学溶液侧钻导致膜层损伤，保证可靠性。该返工工艺稳定可控，适合批量生产。
-
公开(公告)号：CN114843172B
公开(公告)日：2024-12-20
申请号：CN202210459500.6
申请日：2022-04-27
Applicant: 上海华力集成电路制造有限公司
Abstract: 本发明提供一种SONOS存储器ONO光刻返工工艺集成方法，包括：提供待返工的晶圆，晶圆包括半导体基底、氧化层和氮化硅层及待剥离光刻胶层；采用干法工艺将大部分光刻胶层去除，再用湿法工艺将剩余的光刻胶层去除；二次形成光刻胶层，刻蚀去除选择栅区域以及外围逻辑区域的氮化硅层；采用湿法刻蚀工艺去除选择栅区域以及外围逻辑区域的氧化层，采用的化学溶液刻蚀量小于基准刻蚀量；去除二次形成的光刻胶层，进行预清洗，采用的化学溶液的清洗量大于基准清洗量；生长栅氧化层和阻挡氧化层。本发明通过调整湿法刻蚀工艺刻蚀量和栅氧化层预清洗量降低返工晶圆在湿法刻蚀过程中因化学溶液侧钻导致膜层损伤，保证可靠性。该返工工艺稳定可控，适合批量生产。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.081 seconds)
