公开(公告)号：CN118412024A

公开(公告)日：2024-07-30

申请号：CN202410669774.7

申请日：2024-05-27

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海华力集成电路制造有限公司

Inventor： 陈静 ,  肖寒 ,  赵瑞勇 ,  刘玉兰 ,  刘源祯 ,  陈昊瑜 ,  邵华 ,  周利民

IPC: G11C11/412 ,  G11C11/419 ,  G11C7/18 ,  G11C7/12 ,  G11C7/10 ,  G11C5/06

Abstract: 本发明公开了一种存算一体单元结构，包括：SRAM存储单元和多布尔逻辑运算单元。多布尔逻辑运算单元包括：第一和第二放电路径；第一放电路径包括串联在第一输入端和第一位线之间的第一PMOS管和第一传输管，第一PMOS管的栅极连接第一存储节点。第二放电路径，包括串联在第二输入端和第二位线之间的第二PMOS管和第二传输管，第二PMOS管的栅极连接第二存储节点。第一和第二控制信号分别使第一和第二传输管截止时，存算一体单元结构处于存储器配置状态；反之处于多布尔逻辑运算器配置状态。在多布尔逻辑运算器配置状态下，第一位线输出第一输入信号和第一存储信号的或信号；第二位线输出与非信号。本发明能实现多布尔逻辑运算，能降低电路面积，能提高感测效率。

公开(公告)号：CN118412022A

公开(公告)日：2024-07-30

申请号：CN202410668468.1

申请日：2024-05-27

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海华力集成电路制造有限公司

Inventor： 陈静 ,  赵瑞勇 ,  刘玉兰 ,  肖寒 ,  刘源祯 ,  黄冠群 ,  陈昊瑜 ,  周利民

IPC: G11C11/412 ,  G11C11/419 ,  G11C7/18 ,  G11C7/12 ,  G11C7/10 ,  G11C5/06

Abstract: 本发明公开了一种存算一体单元结构，包括：SRAM存储单元和乘法计算单元。乘法计算单元的两读取位线和中间节点之间分别连接有第一和第二以及第三和第四解耦晶体管。中间节点还连接使能信号线并连接第一使能信号。第一和第三解耦晶体管的沟道导电类型相反且栅极分别连接第一和第二存储节点。第二和第四的解耦晶体管的栅极作为两个输入端。在乘法计算模式状态下：权重信号取存储信号中的一个。第一和第二解耦晶体管都导通时，使能信号线与第一读取位线导通并具有第一端计算电流，第三和第四解耦晶体管导通时，使能信号线与第二读取位线导通并具有第二端计算电流，由第一和第二端计算电流得到输入信号和权重信号的乘法值。本发明能实现多比特乘法运算。

公开(公告)号：CN118380445A

公开(公告)日：2024-07-23

申请号：CN202410390168.1

申请日：2024-04-01

Applicant: 上海华力集成电路制造有限公司 ,  复旦大学

Inventor： 万景 ,  蒋玉龙 ,  曹雅静 ,  曹永峰 ,  陈昊瑜 ,  周利民 ,  雷海波

IPC: H01L27/146

Abstract: 本发明公开了一种光电原位有源像素传感器，器件单元结构形成于双埋层SOI衬底上。双埋层SOI衬底包括：半导体主体层、第二介质埋层、半导体中间层、第一介质埋层和半导体顶层。感光结构包括半导体中间层以及和半导体中间层相接触的第一半导体外延层和第一欧姆接触区。第一欧姆接触区通过顶部的接触孔连接到第一电极。在器件单元结构的周侧还形成有深沟槽隔离，深沟槽隔离的底部表面达到第二介质埋层中。在深沟槽隔离外侧还形成有第二半导体外延层和第二欧姆接触区。深沟槽隔离和第二介质埋层使感光结构和周侧的第二半导体外延层和半导体主体层相隔离，以抑制相邻的器件单元结构之间的串扰。本发明还公开了一种光电原位有源像素传感器的制造方法。

公开(公告)号：CN118380444A

公开(公告)日：2024-07-23

申请号：CN202410390131.9

申请日：2024-04-01

Applicant: 上海华力集成电路制造有限公司 ,  复旦大学

Inventor： 万景 ,  曲垚儒 ,  黄冠群 ,  周利民 ,  雷海波

IPC: H01L27/146

Abstract: 本发明公开了一种用于偏振成像的光电原位有源像素传感器，包括：由多个像素单元排列形成的像素组。像素单元包括MOS晶体管和感光结构。MOS晶体管形成于SOI衬底的半导体顶层中。感光结构的组成部分包括位于MOS晶体管底部的半导体主体层。MOS晶体管包括一个平面栅结构的第一栅极结构，被第一栅极结构所覆盖的所述半导体顶层作为沟道区；在半导体顶层上还形成有多个第二栅极结构，各第二栅极结构和所述第一栅极结构的工艺结构相同且平行排列形成偏振光栅，偏振光栅用于对入射光进行偏振分光并将经过偏振分光的入射光入射到所述感光结构的耗尽区中。本发明还提供一种用于偏振成像的PISD的制造方法。本发明能简化工艺、降低成本和体积以及减少偏振串扰。

公开(公告)号：CN118380446A

公开(公告)日：2024-07-23

申请号：CN202410390172.8

申请日：2024-04-01

Applicant: 上海华力集成电路制造有限公司 ,  复旦大学

Inventor： 万景 ,  曲垚儒 ,  邵华 ,  周利民 ,  雷海波

IPC: H01L27/146

Abstract: 本发明公开了一种光电原位有源像素传感器，器件单元结构形成于混合衬底上，混合衬底由SOI衬底和半导体衬底组成。器件单元结构包括MOS晶体管和感光结构。MOS晶体管形成于SOI衬底半导体顶层上，MOS晶体管的沟道区由半导体顶层组成。感光结构包括嵌入式PN二极管，嵌入式PN二极管包括形成于半导体外延层表面区域中的第一导电类型重掺杂的第一电极区以及由第一电极区底部的半导体外延层和半导体顶层组成的第二电极区。MOS晶体管底部的介质埋层底部位置的第一界面作为光生载流子收集端。第一电极区通过接触孔连接到由正面金属层组成的第一电极。本发明还公开了一种光电原位有源像素传感器的制造方法。本发明能扩大耗尽区，增加光生载流子分离和迁移速率。

公开(公告)号：CN118380447A

公开(公告)日：2024-07-23

申请号：CN202410390193.X

申请日：2024-04-01

Applicant: 上海华力集成电路制造有限公司 ,  复旦大学

Inventor： 万景 ,  蒋玉龙 ,  王久赫 ,  曹永峰 ,  黄冠群 ,  周利民 ,  雷海波

IPC: H01L27/146 ,  H04N25/77

Abstract: 本发明公开了一种PISD图像传感器，阵列单元组包括由多个PISD器件行列排列形成的像素块。同一行的各PISD器件的栅极都连接到同一行线。同一列的各PISD器件的源极连接到同一列线，各列线和一个负载晶体管串联。负载晶体管的结构和PISD器件的第一MOS晶体管的结构相同。各PISD器件的漏极和各负载晶体管的栅极连接到漏极电压端。各PISD器件的衬底电极连接到衬底电压端。各负载晶体管的漏极作为第一信号输出端。各列线设置有列选单元，列选单元的控制端连接列选择信号端。各行线连接对应的行线信号端。本发明还公开了一种PISD图像传感器的图像信息采集方法。本发明能实现灵敏度高和填充因子大的阵列结构。