公开(公告)号：CN119233640A

公开(公告)日：2024-12-31

申请号：CN202411622743.2

申请日：2024-11-13

Applicant: 上海华力集成电路制造有限公司

Inventor： 陈昊瑜 ,  刘政红 ,  齐瑞生 ,  黄冠群

IPC: H10B41/35

Abstract: 本申请涉及半导体集成电路制造技术领域，具体涉及一种SONOS存储器制造方法。该方法包括以下步骤：提供半导体基底；制作覆盖在存储区堆叠结构侧壁上的栅间隔离层和覆盖在半导体基底上的选择栅氧化层；在选择栅氧化层上沉积选择栅多晶硅，选择栅多晶硅包裹存储区堆叠结构；在选择栅多晶硅上沉积形成选择栅掩膜层；进行第一次自对准干法刻蚀，去除覆盖在选择栅多晶硅正面上的选择栅掩膜层；进行第二次自对准干法刻蚀，使得剩余选择栅多晶硅在纵向上与存储区堆叠结构齐平；进行第三次自对准干法刻蚀，剩余选择栅多晶硅在纵向上与存储区堆叠结构齐平；进行第四次自对准干法刻蚀，使得剩余选择栅多晶硅在纵向上的高度低于与存储区堆叠结构。

公开(公告)号：CN119208144A

公开(公告)日：2024-12-27

申请号：CN202411328618.0

申请日：2024-09-23

Applicant: 上海华力集成电路制造有限公司

Inventor： 王姿方 ,  刘政红 ,  齐瑞生 ,  章亚男

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423

Abstract: 本发明提供一种SONOS存储器的制造方法，先对第二硬掩膜层进行第一刻蚀刻蚀，然后对选择栅极多晶硅层进行第二刻蚀处理，以去除第一硬掩膜层上的部分厚度的选择栅极多晶硅层，第二硬掩膜层的刻蚀速率小于选择栅极多晶硅层的刻蚀速率；对第二硬掩膜层及剩余的选择栅极多晶硅层进行第三刻蚀处理，以去除部分第二硬掩膜层以及去除第一硬掩膜层上的部分选择栅极多晶硅层，第二硬掩膜层的刻蚀速率等于选择栅极多晶硅层的刻蚀速率；以剩余的第二硬掩膜层为掩膜，对剩余的选择栅极多晶硅层进行第四刻蚀处理，并利用第二硬掩膜层与控制栅之间的选择栅极多晶硅层构成选择栅极。如此，可以改善选择栅极的形貌。

公开(公告)号：CN118870826A

公开(公告)日：2024-10-29

申请号：CN202410867341.2

申请日：2024-06-28

Applicant: 上海华力集成电路制造有限公司

Inventor： 章亚男 ,  刘政红 ,  齐瑞生

IPC: H10B43/30 ,  H01L21/28 ,  H01L21/311

Abstract: 本发明提供一种SONOS存储器的栅极刻蚀工艺方法，方法包括：步骤1)提供一半导体衬底，SONOS区域形成有第一栅极结构、第一硬掩膜层及第二硬掩膜层，非SONOS区域形成有第二栅极结构、第三硬掩膜层及第四硬掩膜层；步骤2)形成第一侧墙，并形成第二侧墙；步骤3)去除第二硬掩膜层及第四硬掩膜层；步骤4)于通过步骤3)形成的半导体结构的表面形成牺牲氧化层及牺牲氮化层；步骤5)去除第一硬掩膜层及第三硬掩膜层上方的牺牲氮化层；步骤6)去除第一硬掩膜层、第三硬掩膜层及位于第一栅极结构及第二栅极结构侧壁的牺牲氮化层；步骤7)去除牺牲氧化层。通过本发明解决了现有的SONOS存储器的整体性能易受到影响的问题。

公开(公告)号：CN115050748A

公开(公告)日：2022-09-13

申请号：CN202210669524.4

申请日：2022-06-14

Applicant: 上海华力集成电路制造有限公司

Inventor： 王佳兴 ,  刘政红 ,  陈昊瑜 ,  黄冠群 ,  齐瑞生

IPC: H01L27/11568 ,  H01L21/312

Abstract: 本发明提供一种ONO层表面光刻胶返工的改善方法，提供衬底，衬底上的第一、二区域均形成有叠层，叠层由自下而上依次叠加的第一氧化层、氮化层和第二氧化层组成，在第一区域中的第二氧化层上形成第一光刻胶层；去除需返工的第一光刻胶层，并保留第二氧化层；在第二氧化层上形成第二光刻胶层，之后通过光刻打开第二光刻胶层，使得第二区域上的第二氧化层裸露；刻蚀去除裸露的第二氧化层，使得其下方的氮化层裸露；去除剩余的第二光刻胶层，之后刻蚀去除第二区域中裸露的氮化层；刻蚀去除第一区域中的第一氧化层和第二区域中的第二氧化层。本发明降低返工时由于光刻胶粘附性问题而使得在特殊区域产生低良率问题，良率得到提升，可靠性得到保证。

公开(公告)号：CN115000076A

公开(公告)日：2022-09-02

申请号：CN202210702671.7

申请日：2022-06-21

Applicant: 上海华力集成电路制造有限公司

Inventor： 陈冬 ,  刘政红 ,  齐瑞生 ,  黄冠群

IPC: H01L27/11568

Abstract: 本发明提供一种提高SONOS存储器可靠性的方法，提供衬底，衬底上形成有控制栅以及形成于控制栅两侧的选择栅；在衬底形成覆盖控制栅、选择栅的光刻胶层，之后通过光刻打开光刻胶层，使得浮栅至控制栅区域以外的衬底裸露；对裸露的衬底进行离子注入，用于改变选择栅的阈值电压。本发明在形成选择栅和控制栅结构后，再进行离子注入，避免选择栅与控制栅之间离子扩散，减少选择栅感应漏极漏电流漏电，提高SONOS存储器件的可靠性。

公开(公告)号：CN118973261A

公开(公告)日：2024-11-15

申请号：CN202411018083.7

申请日：2024-07-26

Applicant: 上海华力集成电路制造有限公司

Inventor： 陈昊瑜 ,  刘政红 ,  黄冠群 ,  齐瑞生

IPC: H10B41/35 ,  H10B41/41 ,  H10B43/35 ,  H10B43/40

Abstract: 本发明提供一种SONOS存储器及其形成方法，SONOS存储器包括：半导体衬底及浅沟槽隔离结构，所述半导体衬底包括SONOS存储区、选择区及逻辑区；所述浅沟槽隔离结构形成于所述半导体衬底的各区内以隔离出有源区，且对于形成于所述SONOS存储区及所述选择区的浅沟槽隔离结构，至少所示SONOS存储区的所述浅沟槽隔离结构的表面高度低于所述半导体衬底的表面高度。通过本发明解决了现有的因器件微缩导致阈值电压降低及选择栅沟道漏电较大的问题。

公开(公告)号：CN108807342B

公开(公告)日：2019-11-15

申请号：CN201810554473.4

申请日：2018-06-01

Applicant: 上海华力集成电路制造有限公司

Inventor： 张金霜 ,  田志 ,  齐瑞生 ,  邹荣

IPC: H01L23/544 ,  H01L27/11519 ,  H01L27/11521

Abstract: 本发明公开了一种闪存浮栅极板间电容的晶圆允收测试图形，包括：多个呈条形结构且平行排列的有源区，在各有源区的正上方都设置有一条对应的浮栅，浮栅和有源区俯视面结构相同且自对准；控制栅，覆盖在晶圆允收测试图形区域内并呈一整块结构；两条以上金属线，各金属线呈和有源区垂直的条形结构且平行排列；金属线分成第一和二电极金属线并连接到第一和二衬垫；将浮栅按顺序编号，奇数编号的各浮栅通过通孔连接顶部对应的第一电极金属线，偶数编号的各浮栅通过通孔连接顶部对应的第二电极金属线。本发明能提高闪存浮栅极板间电容的测量的准确性以及具有成本较低的优点。

公开(公告)号：CN119947112A

公开(公告)日：2025-05-06

申请号：CN202510039649.2

申请日：2025-01-09

Applicant: 上海华力集成电路制造有限公司

Inventor： 翟海涛 ,  赵鹏 ,  齐瑞生 ,  张超斐 ,  何伟

IPC: H10B43/30 ,  H10D30/01 ,  H10D30/69

Abstract: 本申请涉及半导体集成电路制造技术领域，具体涉及一种闪存器件的制造方法。该闪存器件的制造方法包括以下步骤：提供半导体衬底层；在半导体衬底层上沉积第一栅氧化层；在第一栅氧化层上沉积制作形成ONO层，ONO层包括由下至上依次层叠的底层氧化层、中间氮化物层和顶层氧化层；以中间氮化物层为刻蚀停止层，对ONO层进行干法刻蚀，至少去除ONO层中的顶层氧化层；通过湿法刻蚀去除中间氮化物层；涂覆氢氟酸，去除由于湿法刻蚀侧掏剩余ONO层使得顶层氧化层形成的侧向凸出部；在剩余第一栅氧化层和顶层氧化层上生长形成补偿氧化层；沉积形成HK介质层；制作栅多晶硅层并刻蚀所述HK介质层。

公开(公告)号：CN119495570A

公开(公告)日：2025-02-21

申请号：CN202311027398.3

申请日：2023-08-15

Applicant: 上海华力集成电路制造有限公司

Inventor： 史天泉 ,  刘政红 ,  齐瑞生 ,  黄冠群 ,  陈昊瑜

IPC: H01L21/48

Abstract: 本发明公开了一种半导体芯片铝焊盘的制造方法，在半导体基底上表面为生长完成的顶金属层；在顶金属层上沉积从下到上为SiN‑OX‑SiN‑OX四层结构的钝化层；去除连接孔区域的钝化层，保留连接孔区域之外的钝化层；进行铝焊盘层工艺；光刻刻蚀，去除不需要铝的区域的铝，保留连接孔区域处的铝；完成铝焊盘的制备。本发明的半导体芯片铝焊盘的制造方法，在保证铝焊盘功能性的前提下，既可以从源头上解决Al焊盘结晶的隐患，又可以节省一张掩膜版和一层显影层，成本低，工艺稳定。

公开(公告)号：CN119049966A

公开(公告)日：2024-11-29

申请号：CN202411103571.8

申请日：2024-08-12

Applicant: 上海华力集成电路制造有限公司

Inventor： 陈昊瑜 ,  刘政红 ,  齐瑞生 ,  黄冠群

IPC: H01L21/311 ,  H10B80/00

Abstract: 本发明提供一种SONOS存储器选择管侧墙自对准刻蚀的工艺方法，包括：步骤1)提供一半导体结构，包括半导体衬底及存储管结构；步骤2)于存储管结构的侧壁形成侧墙，并于半导体衬底的表面形成栅氧化层；步骤3)于通过步骤2)形成的半导体结构的表面沉积多晶硅层及第一硬掩模层；步骤4)采用自对准刻蚀工艺刻蚀第一硬掩模层及多晶硅层直至靠近侧部第一硬掩模层的多晶硅层与侧部第一硬掩模层之间形成凹槽；步骤5)于通过步骤4)形成的半导体结构的表面形成第二硬掩模层；步骤6)采用自对准刻蚀工艺刻蚀第二硬掩模层及多晶硅层以形成选择管结构。通过本发明形成表面平整的选择管结构，解决了现有的存储管与选择管之间的间隔较大的问题。