-
公开(公告)号：CN118412023A
公开(公告)日：2024-07-30
申请号：CN202410669749.9
申请日：2024-05-27
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力集成电路制造有限公司
IPC: G11C11/412 , G11C11/419 , G11C7/18 , G11C7/12 , G11C7/10 , G11C5/06
Abstract: 本发明公开了一种存算一体单元结构，包括：SRAM存储单元和功能切换单元。功能切换单元包括：连接在两位线之间的第一和第二存储数据控制管，串联中间节点和第二行信号线之间的行和列信号控制管，4个控制管的栅极连接分别连接第一和第二存储节点以及第一行信号线和列信号线。行和列信号控制管截止时为存储器配置状态。多布尔逻辑运算器配置状态在预充放状态下，行信号控制管截止，列信号控制管导通，第一和第二位线的电平相同且和第二行信号线的电平相反；在运算状态下，进行运算的两行单元的行信号控制管导通，两条位线上分别输出两行存储信号的第一和第二逻辑运算结果。本发明能实现存储、多布尔逻辑运算，还能实现CAM搜索功能。
-
公开(公告)号：CN118571283A
公开(公告)日：2024-08-30
申请号：CN202410669678.2
申请日：2024-05-27
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力集成电路制造有限公司
IPC: G11C11/412 , G11C11/419 , G11C7/18 , G11C7/12 , G11C7/10 , G11C5/06
Abstract: 本发明公开了一种存算一体单元结构，SRAM存储单元包括由两个CMOS反相器连接形成的存储单元主体电路和单端写入电路，单端写入电路的第一传输管和一个存储节点连接。功能切换单元包括连接在两根读位线之间的两个存储数据控制管，存储数据控制管之间的中间节点和操作信号线之间连接操作信号控制管，两个存储数据控制管的栅极分别连接两个存储节点，操作信号控制管的栅极连接读字线。在存储器配置状态的单端写入状态下，第一传输管导通，写位线上数据写入；在双端读取状态下，操作信号控制管导通，存储节点所存储信息控制两个读位线和操作信号线之间的导通关系并实现读取。本发明能实现单端写入双端读取的存储模式，还能实现多布尔逻辑运算和CAM搜索。
-
公开(公告)号：CN116130347A
公开(公告)日：2023-05-16
申请号：CN202310111165.5
申请日：2023-02-14
Applicant: 上海华力集成电路制造有限公司
IPC: H01L21/28 , H01L29/423
Abstract: 本申请提供一种改善金属栅极电性的方法，包括：步骤S1，提供一衬底，在衬底上形成有层间介质层，层间介质层中形成有沟槽，在沟槽的侧壁和底部依次形成功函数金属层和氮化钛阻挡层；步骤S2，对衬底进行浸泡处理，以在位于沟槽底部区域的氮化钛阻挡层的上部形成TiSiN阻挡层；步骤S3，形成金属栅极，填满沟槽。通过步骤S2形成阻挡效果更好且电阻率更低的TiSiN阻挡层，有助于金属栅极的电性的提高。
-
Patent Agency Ranking
公开(公告)号：CN118380445A
公开(公告)日：2024-07-23
申请号：CN202410390168.1
申请日：2024-04-01
Applicant: 上海华力集成电路制造有限公司 , 复旦大学
IPC: H01L27/146
Abstract: 本发明公开了一种光电原位有源像素传感器，器件单元结构形成于双埋层SOI衬底上。双埋层SOI衬底包括：半导体主体层、第二介质埋层、半导体中间层、第一介质埋层和半导体顶层。感光结构包括半导体中间层以及和半导体中间层相接触的第一半导体外延层和第一欧姆接触区。第一欧姆接触区通过顶部的接触孔连接到第一电极。在器件单元结构的周侧还形成有深沟槽隔离，深沟槽隔离的底部表面达到第二介质埋层中。在深沟槽隔离外侧还形成有第二半导体外延层和第二欧姆接触区。深沟槽隔离和第二介质埋层使感光结构和周侧的第二半导体外延层和半导体主体层相隔离，以抑制相邻的器件单元结构之间的串扰。本发明还公开了一种光电原位有源像素传感器的制造方法。
-
公开(公告)号：CN116230514A
公开(公告)日：2023-06-06
申请号：CN202310111087.9
申请日：2023-02-14
Applicant: 上海华力集成电路制造有限公司
Abstract: 本申请提供一种改善功函数金属层电性与良率的方法，包括：步骤S1，提供一衬底，在衬底上形成有层间介质层，层间介质层中形成有沟槽；步骤S2，在高温环境下于沟槽的侧壁和底部形成功函数金属层。通过采用高温的工艺环境，利用高温增加分子运动能的特性，使形成功函数金属层所采用的沉积工艺实现更高的阶梯覆盖率以及均匀度，从而达到改善形成的功函数金属层电性与良率的目的。
-
公开(公告)号：CN116791061A
公开(公告)日：2023-09-22
申请号：CN202310782734.9
申请日：2023-06-29
Applicant: 上海华力集成电路制造有限公司
Abstract: 本发明提供一种改善腔体清洁效率的方法，所述方法包括：提供一能够实现原子层沉积工艺的腔体，所述腔体内有在形成铝钛合金薄膜的过程中产生的铝基附产物；将设于基座上的加热组件的位置随所述基座升至最高点，并在420℃～450℃的温度下加热4～8小时，且在加热的过程中使用氩气进行吹扫以清洁所述腔体，其中，所述基座设于所述腔体内，且其高度能够调节。通过本发明解决了现有的腔体清洁效率较低的问题。
-
公开(公告)号：CN118380447A
公开(公告)日：2024-07-23
申请号：CN202410390193.X
申请日：2024-04-01
Applicant: 上海华力集成电路制造有限公司 , 复旦大学
IPC: H01L27/146 , H04N25/77
Abstract: 本发明公开了一种PISD图像传感器，阵列单元组包括由多个PISD器件行列排列形成的像素块。同一行的各PISD器件的栅极都连接到同一行线。同一列的各PISD器件的源极连接到同一列线，各列线和一个负载晶体管串联。负载晶体管的结构和PISD器件的第一MOS晶体管的结构相同。各PISD器件的漏极和各负载晶体管的栅极连接到漏极电压端。各PISD器件的衬底电极连接到衬底电压端。各负载晶体管的漏极作为第一信号输出端。各列线设置有列选单元，列选单元的控制端连接列选择信号端。各行线连接对应的行线信号端。本发明还公开了一种PISD图像传感器的图像信息采集方法。本发明能实现灵敏度高和填充因子大的阵列结构。
-
公开(公告)号：CN117198991A
公开(公告)日：2023-12-08
申请号：CN202311076190.0
申请日：2023-08-24
Applicant: 上海华力集成电路制造有限公司
IPC: H01L21/768 , H01L21/02
Abstract: 本发明提供一种铜电镀站点超出Q‑time的挽救方法，提供包含有介质层的晶圆，刻蚀介质层得到通孔和沟槽；在通孔的底部和侧壁依次形成一层阻挡层和种子层；晶圆形成阻挡层和种子层后进入Gu电镀工艺的下一站点的时间限制设为Q‑time；若晶圆形成阻挡层和种子层后进入Gu电镀工艺的下一站点的等待时间没有超过Q‑time，则该晶圆进入Gu电镀工艺站点，对通孔和沟槽进行Gu电镀；若晶圆形成所述阻挡层和种子层后进入Gu电镀工艺的下一站点的等待时间超过Q‑time，则对晶圆的通孔和沟槽进行低温预清洁；对经过低温预清洁的晶圆的通孔和沟槽进行Gu电镀以填充通孔和沟槽。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.065 seconds)
