公开(公告)号：CN1459863A

公开(公告)日：2003-12-03

申请号：CN03104321.6

申请日：2003-01-30

Applicant: 三菱电机株式会社

Inventor： 加藤宏 ,  带刀康彦 ,  大石司 ,  大谷顺

IPC: H01L27/10 ,  H01L27/115 ,  H01L21/8247 ,  G11C16/00 ,  G11C14/00

CPC classification number: G11C16/3459 ,  G11C11/5628 ,  G11C11/5642 ,  G11C11/5671 ,  G11C16/0475 ,  G11C16/0491 ,  G11C16/10 ,  G11C16/24 ,  G11C16/26 ,  G11C16/30 ,  G11C16/3454 ,  G11C2211/5634

Abstract: 半导体存储装置向存储块内的特定的存储单元进行写入动作时，在施加规定期间写入电压后，采用读出放大器电路及比较器进行校验动作。根据校验动作的结果，判断向存储单元的写入不足时，根据存储控制电路的指示再次进行写入动作。此时，存储控制电路调节写入电压。

公开(公告)号：CN1271715C

公开(公告)日：2006-08-23

申请号：CN03104321.6

申请日：2003-01-30

Applicant: 三菱电机株式会社

Inventor： 加藤宏 ,  带刀康彦 ,  大石司 ,  大谷顺

IPC: H01L27/10 ,  H01L27/115 ,  H01L21/8247 ,  G11C16/00 ,  G11C14/00

CPC classification number: G11C16/3459 ,  G11C11/5628 ,  G11C11/5642 ,  G11C11/5671 ,  G11C16/0475 ,  G11C16/0491 ,  G11C16/10 ,  G11C16/24 ,  G11C16/26 ,  G11C16/30 ,  G11C16/3454 ,  G11C2211/5634

Abstract: 半导体存储装置向存储块内的特定的存储单元进行写入动作时，在施加规定期间写入电压后，采用读出放大器电路及比较器进行校验动作。根据校验动作的结果，判断向存储单元的写入不足时，根据存储控制电路的指示再次进行写入动作。此时，存储控制电路调节写入电压。

公开(公告)号：CN1467851A

公开(公告)日：2004-01-14

申请号：CN03120161.X

申请日：2003-03-10

Applicant: 三菱电机株式会社

Inventor： 加藤宏 ,  久家重博 ,  野田英行 ,  森下玄 ,  上野修一

IPC: H01L27/105

CPC classification number: H01L29/78648 ,  H01L29/40117 ,  H01L29/792

Abstract: 非易失性半导体存储器的存储单元在隔着ONO膜(13)形成于硅衬底(1)上的硅层(3)上形成。存储单元具有在硅层(3)内形成的源区(4)和漏区(5)以及ONO膜(6)和栅电极(7)。ONO膜(6)和ONO膜(13)包括具有俘获电荷的电荷俘获部的氮化膜(6b，13b)。

公开(公告)号：CN1244157C

公开(公告)日：2006-03-01

申请号：CN03120161.X

申请日：2003-03-10

Applicant: 三菱电机株式会社

Inventor： 加藤宏 ,  久家重博 ,  野田英行 ,  森下玄 ,  上野修一

IPC: H01L27/105

CPC classification number: H01L29/78648 ,  H01L29/40117 ,  H01L29/792

Abstract: 非易失性半导体存储器的存储单元在隔着ONO膜(13)形成于硅衬底(1)上的硅层(3)上形成。存储单元具有在硅层(3)内形成的源区(4)和漏区(5)以及ONO膜(6)和栅电极(7)。ONO膜(6)和ONO膜(13)包括具有俘获电荷的电荷俘获部的氮化膜(6b，13b)。

公开(公告)号：CN1438710A

公开(公告)日：2003-08-27

申请号：CN02147249.1

申请日：2002-10-21

Applicant: 三菱电机株式会社

Inventor： 上野修一 ,  古田阳雄 ,  久家重博 ,  加藤宏

IPC: H01L29/78 ,  H01L27/088

CPC classification number: H01L29/792 ,  H01L29/8616

Abstract: 本发明的课题是，提供包含具有接近于理想的二极管特性的电流电压特性的MISFET结构的二极管的半导体装置。在氧化硅膜4a～4c间的氮化硅膜4b中的漏区2一侧俘获负电荷(例如电子)8a。如果以这种方式俘获负电荷8a并感应沟道内电荷9a，则在漏、源间施加了偏置电压时，MISFET的沟道形成的阈值根据是正向偏置还是反向偏置而不同。即，在反向偏置时，沟道的形成是不充分的，难以流过源、漏间电流，另一方面，在正向偏置时，沟道被充分地形成，容易流过源、漏间电流。由此，可得到接近于理想二极管特性的电流电压特性。

公开(公告)号：CN1435887A

公开(公告)日：2003-08-13

申请号：CN02144357.2

申请日：2002-10-10

Applicant: 三菱电机株式会社

Inventor： 加藤宏

IPC: H01L27/10 ,  H01L27/115

CPC classification number: H01L27/11568 ,  G11C16/0475 ,  G11C16/0491 ,  H01L27/0207 ,  H01L27/115

Abstract: 本发明的非易失性半导体存储器包含：在半导体基板主表面隔开预定间距形成的多个元件分离区域、形成于半导体基板上的第1硅氧化膜、氮化膜、第2硅氧化膜、形成于第2硅氧化膜上的字码、形成于字线上的层间绝缘膜、在层间绝缘膜上位于多个元件分离区域之上的区域上形成的多条位线、形成于位线间的层绝缘膜，此非易失性半导体存储器因提高了位线间耐压性，可防止漏电电流的产生，并能提高性能，降低制造成本。