公开(公告)号：CN100338686C

公开(公告)日：2007-09-19

申请号：CN03124142.5

申请日：2003-05-06

Applicant: 三菱电机株式会社

Inventor： 大石司

IPC: G11C16/06 ,  G11C11/34 ,  G11C11/15

CPC classification number: G11C15/046 ,  G11C11/16 ,  G11C13/0004 ,  G11C15/02 ,  G11C29/816 ,  G11C29/846

Abstract: 在MRAM的存储单元阵列中，借助于将正常存储单元与保持基准值的基准存储单元进行比较，使每一个单元存储1位数据。备用存储单元用2个单元存储1位数据。在备用存储单元的2个单元中写入互补的数值，借助于将这2个单元与读出放大器连接，来读出所存储的1位数据。多配置在阵列周边部分的备用存储单元部分抗元件完成后的尺寸离散性的能力增强，可以提高置换成备用存储单元进行补救时的成功率。

公开(公告)号：CN100338682C

公开(公告)日：2007-09-19

申请号：CN03138188.X

申请日：2003-05-30

Applicant: 三菱电机株式会社

Inventor： 大石司

IPC: G11C11/15 ,  G11C16/06

CPC classification number: G11C11/15

Abstract: 存储单元阵列(10)包含多个存储单元(MC)和虚设存储单元(DMC)。列选择部(27)根据模式控制信号(MDS)切换对存储单元的存取控制。列选择部(27)在第1模式下选择1个存储单元列，将与1个选择存储单元连接的第1或第2位线(BL或BL#)以及与虚设存储单元连接的第1和第2基准数据线(DLr0、DLr1)同数据读出电路(60)进行连接。列选择部(27)在第2模式下将分别与存储互补的数据的成对的2个选择存储单元连接的第1和第2位线(BL和BL#)同数据读出电路(60)进行连接。

公开(公告)号：CN1258770C

公开(公告)日：2006-06-07

申请号：CN02160244.1

申请日：2002-10-28

Applicant: 三菱电机株式会社

Inventor： 大石司

IPC: G11C11/34 ,  G11C11/15

CPC classification number: G11C5/147 ,  G11C2207/2254 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体集成电路装置(1000)，它包括：多个内部电路(100.1～100.4)；变换外部电源电位的电平来供给对应于电平设定信号的电平的内部电源电位的内部电位产生电路(200.1～200.4)；在测试操作时，将多个电平设定信号依次提供给各个内部电位产生电路(200.1～200.4)的控制部(20)；以及比较各内部电位和基准电位，并保持表示比较结果的信息的测定电路(300.1～300.4)。在测试期间中，内部电位产生电路(200.1～200.4)内的比较电路进行对应于电平设定信号的电平和比较基准电位的比较。

公开(公告)号：CN1191585C

公开(公告)日：2005-03-02

申请号：CN01143373.6

申请日：2001-12-21

Applicant: 三菱电机株式会社

Inventor： 大谷顺 ,  大石司 ,  日高秀人 ,  河越知也

IPC: G11C7/24 ,  G11C29/00

CPC classification number: G11C29/72 ,  G11C29/44

Abstract: 本发明的课题是，对于多个DRAM芯(100.1～100.n)共同地设置内建自测试电路(300)和内建冗余解析电路(400)。内建冗余解析电路(400)根据来自内建自测试电路(300)的地址信号和有缺陷存储单元的检测结果，决定应该用各多个预备存储单元行和预备存储单元列置换的有缺陷地址。内建冗余解析电路(400)根据成为测试对象的DRAM芯的容量，限制存储有缺陷地址的地址存储电路的有效使用区域。

公开(公告)号：CN1459791A

公开(公告)日：2003-12-03

申请号：CN03104320.8

申请日：2003-01-30

Applicant: 三菱电机株式会社

Inventor： 大石司 ,  石川正敏

IPC: G11C11/15 ,  G11C5/00

CPC classification number: G11C11/16

Abstract: 构成MTJ存储单元的隧道磁电阻元件(TMR)，连接在位线(BL)和搭接片(SL)之间。各存储单元列中，搭接片(SL)为同一行块内的多个隧道磁电阻元件(TMR)所共有。存取晶体管(ATR)连接在搭接片(SL)和接地电压(GND)之间，响应对应的字线(WL)导通与截止。分别在给以连接于同一搭接片的存储单元群为对象的、选择存储单元施加预定磁场的前后进行数据读出，根据对数据读出结果的比较，从选择存储单元读出存储数据。

公开(公告)号：CN1430227A

公开(公告)日：2003-07-16

申请号：CN02160244.1

申请日：2002-10-28

Applicant: 三菱电机株式会社

Inventor： 大石司

IPC: G11C11/34 ,  G11C11/15

CPC classification number: G11C5/147 ,  G11C2207/2254 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体集成电路装置(1000)，它包括：多个内部电路(100.1～100.4)；变换外部电源电位的电平来供给对应于电平设定信号的电平的内部电源电位的内部电位产生电路(200.1～200.4)；在测试操作时，将多个电平设定信号依次提供给各个内部电位产生电路(200.1～200.4)的控制部(20)；以及比较各内部电位和基准电位，并保持表示比较结果的信息的测定电路(300.1～300.4)。在测试期间中，内部电位产生电路(200.1～200.4)内的比较电路进行对应于电平设定信号的电平和比较基准电位的比较。

公开(公告)号：CN1411000A

公开(公告)日：2003-04-16

申请号：CN02142748.8

申请日：2002-09-20

Applicant: 三菱电机株式会社

Inventor： 大石司 ,  日高秀人 ,  石川正敏

IPC: G11C11/15

CPC classification number: G11C11/16

Abstract: 构成MTJ存储单元的隧道磁阻元件连接在位线与条带之间。条带为同一子阵列内的在行方向上相邻的多个隧道磁阻元件所共有。存取晶体管连接在条带和接地电压之间，响应于对应的字线而导通或关断。由于无需与各隧道磁阻元件对应地设置存取晶体管就能进行数据读出，所以可以使阵列面积小型化。

公开(公告)号：CN1186344A

公开(公告)日：1998-07-01

申请号：CN97118410.0

申请日：1997-09-04

Applicant: 三菱电机株式会社

Inventor： 安田宪一 ,  濑户川润 ,  大石司

IPC: H01L27/04

CPC classification number: G11C5/14 ,  G11C5/147

Abstract: 提供具有高效率地配置的内部电源电路的半导体装置。在半导体芯片(1)的半导体装置形成区域(10)中配置基准电压发生电路和备用降压电路,配置包含邻接于实际消耗电流的电路区、在运行周期时工作的运行降压电路的区域(12a、12b、11)。与将备用降压电路和运行降压电路都配置在各电流消耗电路附近的结构相比,可以抑制面积的增加,可以高效率地配置内部电源电路。

公开(公告)号：CN100505085C

公开(公告)日：2009-06-24

申请号：CN03104320.8

申请日：2003-01-30

Applicant: 三菱电机株式会社

Inventor： 大石司 ,  石川正敏

IPC: G11C11/15 ,  G11C5/00

CPC classification number: G11C11/16

Abstract: 构成MTJ存储单元的隧道磁电阻元件(TMR)，连接在位线(BL)和搭接片(SL)之间。各存储单元列中，搭接片(SL)为同一行块内的多个隧道磁电阻元件(TMR)所共有。存取晶体管(ATR)连接在搭接片(SL)和接地电压(GND)之间，响应对应的字线(WL)导通与截止。分别在给以连接于同一搭接片的存储单元群为对象的、选择存储单元施加预定磁场的前后进行数据读出，根据对数据读出结果的比较，从选择存储单元读出存储数据。

公开(公告)号：CN1307644C

公开(公告)日：2007-03-28

申请号：CN03120157.1

申请日：2003-03-10

Applicant: 三菱电机株式会社

Inventor： 辻高晴 ,  大石司

IPC: G11C11/15 ,  G11C7/00

CPC classification number: G11C11/16

Abstract: 数据写入时，第1驱动器(INV)根据写入数据，把第1共有节点与第1及第2电压的一方电连接。第2驱动器(INVR)把第2共有节点与第1及第2电压的另一方电连接。设置了用于把各位线的一端侧与第1共有节点分别电耦合的多个第1开关电路(TR)，以及把另一端侧与第2共有节点分别电耦合的多个第2开关电路(TRR)。根据列选择结果，使对应的位线的第1及第2开关电路导通。从而，不必在各位线设置驱动器就可以进行数据写入。