-
公开(公告)号：CN100476992C
公开(公告)日：2009-04-08
申请号：CN02155788.8
申请日：2002-12-03
Applicant: 三菱电机株式会社 , 三菱电机工程株式会社
IPC: G11C11/15
CPC classification number: G11C7/062 , G11C7/14 , G11C11/4087 , G11C11/4091 , G11C11/4099 , G11C2207/2281
Abstract: 在存储阵列(10)内连续地设置标准存储单元(MC)和伪单元(DMC)。数据读出时，第一与第二数据线(LIO、LIOr)分别连接选择存储单元与伪单元，其中通过差动放大器(60)的工作电流。在第一与第二数据线(LIO、LIOr)的通过电流之间，加上对应于来自电压发生电路(55、56)的第一与第二偏置控制电压(Vofd、Vofr)之电压差的偏置；通过伪单元的基准电流(Iref)被设于通过选择存储单元的数据读出电流(Idat)的对应于存储数据的两种电平之间的中间电平上。
-
公开(公告)号：CN1463009A
公开(公告)日：2003-12-24
申请号：CN03103462.4
申请日：2003-01-27
Applicant: 三菱电机株式会社 , 三菱电机工程株式会社
CPC classification number: G11C11/16
Abstract: 伪单元(DMC)中设置具有和磁致电阻元件(TMR)相同特性(即随两端施加电压而变化的特性)的多个伪磁致电阻元件(TR、TM)。并且，使加在各伪磁致电阻元件两端的施加电压小于加在存储单元(MC)的磁致电阻元件两端的施加电压，由此，伪单元被设计成具有第一与第二电阻之间的中间电阻。
-
公开(公告)号：CN1445783A
公开(公告)日：2003-10-01
申请号：CN03120157.1
申请日：2003-03-10
Applicant: 三菱电机株式会社
CPC classification number: G11C11/16
Abstract: 数据写入时，第1驱动器(INV)根据写入数据，把第1共有节点与第1及第2电压的一方电连接。第2驱动器(INVR)把第2共有节点与第1及第2电压的另一方电连接。设置了用于把各位线的一端侧与第1共有节点分别电耦合的多个第1开关电路(TR)，以及把另一端侧与第2共有节点分别电耦合的多个第2开关电路(TRR)。根据列选择结果，使对应的位线的第1及第2开关电路导通。从而，不必在各位线设置驱动器就可以进行数据写入。
-
公开(公告)号：CN1293569C
公开(公告)日：2007-01-03
申请号：CN03103169.2
申请日：2003-01-31
Applicant: 三菱电机株式会社
Inventor： 辻高晴
IPC: G11C11/15
Abstract: 对第1级～第N级这N个分割出的存储块(MB)中的每个，分别对应于各存储块中包含的多个数字线(DL)的一端及另一端来配置多个第1及第2驱动单元(ND、PT、NT)。被选存储块以前的各第1驱动单元(ND、PT)按照前级存储块的同一行的数字线的电压电平来连接对应的数字线和第1电压(VCC)。此外，被选存储块的第2驱动单元(NT)连接对应的数字线和第2电压(GND)来提供数据写入电流。即，不是将被选存储块以前的数字线用作电流线，而是用作信号线，来缩小电路带的面积。
-
Patent Agency Ranking
公开(公告)号：CN100342452C
公开(公告)日：2007-10-10
申请号：CN03138661.X
申请日：2003-06-06
Applicant: 三菱电机株式会社 , 三菱电机工程株式会社
CPC classification number: G11C11/16
Abstract: 本发明是一种抑制附加在数据线等上的寄生电容的薄膜磁性体存储器。在该薄膜磁性体存储器中，将多条位线分割为各Y条(Y：2以上的整数)的多个群。此外，设置在数据读出时数据读出电流通过的Y条读出数据线，在每个群中设置导电性地耦合Y条位线与Y条读出数据线的Y个连接控制部。因此，可均等地分割与Y条读出数据线导电性地连接的连接控制部的个数，利用与连接控制部的导电性的连接，可抑制附加在读出数据线上的寄生电容。由此，可缩短将读出数据线充电到规定的电压电平时的充电时间，可进行高速的数据读出。
-
公开(公告)号：CN1307644C
公开(公告)日：2007-03-28
申请号：CN03120157.1
申请日：2003-03-10
Applicant: 三菱电机株式会社
CPC classification number: G11C11/16
Abstract: 数据写入时，第1驱动器(INV)根据写入数据，把第1共有节点与第1及第2电压的一方电连接。第2驱动器(INVR)把第2共有节点与第1及第2电压的另一方电连接。设置了用于把各位线的一端侧与第1共有节点分别电耦合的多个第1开关电路(TR)，以及把另一端侧与第2共有节点分别电耦合的多个第2开关电路(TRR)。根据列选择结果，使对应的位线的第1及第2开关电路导通。从而，不必在各位线设置驱动器就可以进行数据写入。
-
公开(公告)号：CN1489151A
公开(公告)日：2004-04-14
申请号：CN03138661.X
申请日：2003-06-06
Applicant: 三菱电机株式会社 , 三菱电机工程株式会社
CPC classification number: G11C11/16
Abstract: 将多条位线分割为各Y条(Y：2以上的整数)的多个群。此外，设置在数据读出时数据读出电流通过的Y条读出数据线，在每个群中设置导电性地耦合Y条位线与Y条读出数据线的Y个连接控制部。因此，可均等地分割与Y条读出数据线导电性地连接的连接控制部的个数，利用与连接控制部的导电性的连接，可抑制附加在读出数据线上的寄生电容。由此，可缩短将读出数据线充电到规定的电压电平时的充电时间，可进行高速的数据读出。
-
公开(公告)号：CN1448944A
公开(公告)日：2003-10-15
申请号：CN02155788.8
申请日：2002-12-03
Applicant: 三菱电机株式会社 , 三菱电机工程株式会社
IPC: G11C11/15
CPC classification number: G11C7/062 , G11C7/14 , G11C11/4087 , G11C11/4091 , G11C11/4099 , G11C2207/2281
Abstract: 在存储阵列(10)内连续地设置标准存储单元(MC)和伪单元(DMC)。数据读出时，第一与第二数据线(LIO、LIOr)分别连接选择存储单元与伪单元，其中通过差动放大器(60)的工作电流。在第一与第二数据线(LIO、LIOr)的通过电流之间，加上对应于来自电压发生电路(55、56)的第一与第二偏置控制电压(Vofd、Vofr)之电压差的偏置；通过伪单元的基准电流(Iref)被设于通过选择存储单元的数据读出电流(Idat)的对应于存储数据的两种电平之间的中间电平上。
-
公开(公告)号：CN1437199A
公开(公告)日：2003-08-20
申请号：CN03103169.2
申请日：2003-01-31
Applicant: 三菱电机株式会社
Inventor： 辻高晴
IPC: G11C11/15
Abstract: 对第1级～第N级这N个分割出的存储块(MB)中的每个，分别对应于各存储块中包含的多个数字线(DL)的一端及另一端来配置多个第1及第2驱动单元(ND、PT、NT)。被选存储块以前的各第1驱动单元(ND、PT)按照前级存储块的同一行的数字线的电压电平来连接对应的数字线和第1电压(VCC)。此外，被选存储块的第2驱动单元(NT)连接对应的数字线和第2电压(GND)来提供数据写入电流。即，不是将被选存储块以前的数字线用作电流线，而是用作信号线，来缩小电路带的面积。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.022 seconds)
