公开(公告)号：CN1581428A

公开(公告)日：2005-02-16

申请号：CN200410056261.1

申请日：2004-08-06

申请人： 三洋电机株式会社 ,  关东三洋半导体股份有限公司

发明人： 野间崇 ,  北川胜彦 ,  大塚久夫 ,  铃木彰 ,  关嘉则 ,  高尾幸弘 ,  山口惠一 ,  和久井元明 ,  饭田正则

IPC分类号： H01L21/00

CPC分类号： H01L24/13 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/3114 ,  H01L24/11 ,  H01L24/12 ,  H01L2221/68327 ,  H01L2221/68372 ,  H01L2224/02313 ,  H01L2224/0401 ,  H01L2224/0558 ,  H01L2224/05644 ,  H01L2224/131 ,  H01L2224/13144 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2224/13099

摘要： 一种半导体装置及其制造方法，其谋求改善由芯片尺寸封装件构成的半导体装置的制造方法，提高成品率和可靠性。在半导体基板(302)上仅在第一配线(301)存在的区域形成能露出第一配线的窗口(303)。由此通过增大半导体基板(302)与未图示的玻璃基板介由绝缘膜和树脂粘接的区域，防止发生裂纹和剥离。而且窗口(303)形成后，沿切割线形成切口(30)，再把该切口用保护膜覆盖后进行用于分离半导体装置成各个半导体芯片的切割。因此，能极力抑制由刀片的接触导致的分离的半导体芯片的断面和边缘部剥离。

公开(公告)号：CN101174572B

公开(公告)日：2010-12-15

申请号：CN200710197182.6

申请日：2004-08-06

申请人： 三洋电机株式会社 ,  关东三洋半导体股份有限公司

发明人： 野间崇 ,  北川胜彦 ,  大塚久夫 ,  铃木彰 ,  关嘉则 ,  高尾幸弘 ,  山口惠一 ,  和久井元明 ,  饭田正则

IPC分类号： H01L21/60 ,  H01L23/485

CPC分类号： H01L2224/13

摘要： 一种半导体装置及其制造方法，其谋求改善由芯片尺寸封装件构成的半导体装置的制造方法，提高成品率和可靠性。在半导体基板(302)上仅在第一配线(301)存在的区域形成能露出第一配线的窗口(303)。由此通过增大半导体基板(302)与未图示的玻璃基板介由绝缘膜和树脂粘接的区域，防止发生裂纹和剥离。而且窗口(303)形成后，沿切割线形成切口(30)，再把该切口用保护膜覆盖后进行用于分离半导体装置成各个半导体芯片的切割。因此，能极力抑制由刀片的接触导致的分离的半导体芯片的断面和边缘部剥离。

公开(公告)号：CN101174572A

公开(公告)日：2008-05-07

申请号：CN200710197182.6

申请日：2004-08-06

申请人： 三洋电机株式会社 ,  关东三洋半导体股份有限公司

发明人： 野间崇 ,  北川胜彦 ,  大塚久夫 ,  铃木彰 ,  关嘉则 ,  高尾幸弘 ,  山口惠一 ,  和久井元明 ,  饭田正则

IPC分类号： H01L21/60 ,  H01L23/485

CPC分类号： H01L2224/13

摘要： 一种半导体装置及其制造方法，其谋求改善由芯片尺寸封装件构成的半导体装置的制造方法，提高成品率和可靠性。在半导体基板(302)上仅在第一配线(301)存在的区域形成能露出第一配线的窗口(303)。由此通过增大半导体基板(302)与未图示的玻璃基板介由绝缘膜和树脂粘接的区域，防止发生裂纹和剥离。而且窗口(303)形成后，沿切割线形成切口(30)，再把该切口用保护膜覆盖后进行用于分离半导体装置成各个半导体芯片的切割。因此，能极力抑制由刀片的接触导致的分离的半导体芯片的断面和边缘部剥离。

公开(公告)号：CN100367451C

公开(公告)日：2008-02-06

申请号：CN200410056261.1

申请日：2004-08-06

申请人： 三洋电机株式会社 ,  关东三洋半导体股份有限公司

发明人： 野间崇 ,  北川胜彦 ,  大塚久夫 ,  铃木彰 ,  关嘉则 ,  高尾幸弘 ,  山口惠一 ,  和久井元明 ,  饭田正则

IPC分类号： H01L21/00

CPC分类号： H01L24/13 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/3114 ,  H01L24/11 ,  H01L24/12 ,  H01L2221/68327 ,  H01L2221/68372 ,  H01L2224/02313 ,  H01L2224/0401 ,  H01L2224/0558 ,  H01L2224/05644 ,  H01L2224/131 ,  H01L2224/13144 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2224/13099

摘要： 一种半导体装置及其制造方法，其谋求改善由芯片尺寸封装件构成的半导体装置的制造方法，提高成品率和可靠性。在半导体基板(302)上仅在第一配线(301)存在的区域形成能露出第一配线的窗口(303)。由此通过增大半导体基板(302)与未图示的玻璃基板介由绝缘膜和树脂粘接的区域，防止发生裂纹和剥离。而且窗口(303)形成后，沿切割线形成切口(30)，再把该切口用保护膜覆盖后进行用于分离半导体装置成各个半导体芯片的切割。因此，能极力抑制由刀片的接触导致的分离的半导体芯片的断面和边缘部剥离。

公开(公告)号：CN1728341A

公开(公告)日：2006-02-01

申请号：CN200510088136.3

申请日：2005-07-29

申请人： 三洋电机株式会社

发明人： 山田紘士 ,  山口惠一

IPC分类号： H01L21/28 ,  H01L21/60 ,  H01L21/768

CPC分类号： H01L24/10 ,  H01L21/78 ,  H01L23/3114 ,  H01L24/13 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05023 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05548 ,  H01L2224/05569 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01072 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2924/00014

摘要： 一种半导体装置的制造方法，谋求配线层这种被构图层的分离工序中的可靠性的提高。在含有开口部(10w)的半导体衬底(10)的背面上形成配线层(18)。在配线层(18)上，形成将沿开口部(10w)底部的划线DL的规定区域(10a)开口的第三抗蚀剂层(19)(正型抗蚀剂层)，以此为掩模，蚀刻配线层(18)。然后，除去第三抗蚀剂层(19)后，在配线层(18)上形成第四抗蚀剂层(20)(负型抗蚀剂层)，对应规定的图案残留该配线层，以此为掩模，蚀刻配线层(18)。这样，对配线层(18)进行构图，以具有规定的图案，且在沿开口部(10w)底部的划线DL的规定区域(10a)中可靠分离。

公开(公告)号：CN1591789A

公开(公告)日：2005-03-09

申请号：CN200410006626.X

申请日：2004-02-25

申请人： 三洋电机株式会社

发明人： 铃木彰 ,  野间崇 ,  篠木裕之 ,  高尾幸弘 ,  石部真三 ,  大塚茂树 ,  山口惠一

IPC分类号： H01L21/304 ,  H01L21/306

CPC分类号： H01L21/78 ,  H01L23/3114 ,  H01L23/482 ,  H01L23/49827 ,  H01L2224/05001 ,  H01L2224/05023 ,  H01L2224/05568 ,  H01L2224/16 ,  H01L2224/274 ,  H01L2924/00014 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2224/05599 ,  H01L2224/05099

摘要： 一种半导体装置的制造方法。其在形成有第一配线(3)的半导体晶片(1a)的表面上介由树脂(5)粘接成为支撑板的玻璃基板(4)。背研磨与粘接有该基板(4)的面相对的面，使半导体晶片(1a)的厚度变薄。这时，为除去由背研磨处理产生的划痕带来的半导体晶片(1a)面内的凹凸进行湿蚀刻处理。然后对与粘接有玻璃基板(4)的面相对的面进行蚀刻，使沿着边界S的区域形成带有锥度的槽。为了圆滑该蚀刻形成的槽的表面的凹凸或形成棱角的部分的尖端部进行湿蚀刻。通过上述湿蚀刻处理，背研磨后，提高形成蚀刻后形成的绝缘膜、配线、保护膜的包覆性，从而提高半导体装置的有效利用率和可靠性。

公开(公告)号：CN100392817C

公开(公告)日：2008-06-04

申请号：CN200510088136.3

申请日：2005-07-29

申请人： 三洋电机株式会社

发明人： 山田紘士 ,  山口惠一

IPC分类号： H01L21/28 ,  H01L21/60 ,  H01L21/768

CPC分类号： H01L24/10 ,  H01L21/78 ,  H01L23/3114 ,  H01L24/13 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05023 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05548 ,  H01L2224/05569 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01072 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2924/00014

摘要： 一种半导体装置的制造方法，谋求配线层这种被构图层的分离工序中的可靠性的提高。在含有开口部(10w)的半导体衬底(10)的背面上形成配线层(18)。在配线层(18)上，形成将沿开口部(10w)底部的划线DL的规定区域(10a)开口的第三抗蚀剂层(19)(正型抗蚀剂层)，以此为掩模，蚀刻配线层(18)。然后，除去第三抗蚀剂层(19)后，在配线层(18)上形成第四抗蚀剂层(20)(负型抗蚀剂层)，对应规定的图案残留该配线层，以此为掩模，蚀刻配线层(18)。这样，对配线层(18)进行构图，以具有规定的图案，且在沿开口部(10w)底部的划线DL的规定区域(10a)中可靠分离。

公开(公告)号：CN1692495A

公开(公告)日：2005-11-02

申请号：CN200380100219.9

申请日：2003-11-12

申请人： 三洋电机株式会社

发明人： 铃木信广 ,  今井宪次 ,  北村勇也 ,  山口惠一

IPC分类号： H01L23/12

CPC分类号： H01L24/10 ,  H01L21/3043 ,  H01L21/76898 ,  H01L21/78 ,  H01L23/3114 ,  H01L24/13 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05548 ,  H01L2224/05569 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/05599

摘要： 本发明提供一种半导体集成装置及其制造方法。该制造方法包含：在半导体基板形成集成电路元件的工序；形成内部布线的工序；在半导体基板的背面，沿着划线形成使内部布线的一部分露出的沟的工序；至少覆盖沟形成金属膜的工序；对金属膜构图，形成外部布线，并且在沟的底部除去金属膜的工序；覆盖外部布线和沟的底部形成保护膜的工序；沿着划线分割半导体芯片的工序。

公开(公告)号：CN101090091A

公开(公告)日：2007-12-19

申请号：CN200710110322.1

申请日：2007-06-13

申请人： 三洋电机株式会社

发明人： 山口惠一

IPC分类号： H01L21/768

CPC分类号： H01L21/76855 ,  H01L21/76843 ,  H01L27/14806 ,  H01L29/76816

摘要： 在接点的底面和侧壁面形成(钛)膜，进行退火处理，在底面形成(C49)相的(钛)硅化物膜。除去未反应的(钛)膜后，在底面和侧壁面形成(氮化钛)膜(82)。再进行退火处理，使(C49)相的(钛)硅化物膜相转变为(C54)相的(钛)硅化物膜(80)。在接触孔残存的空间中堆积钨，形成钨插头(84)。在制造半导体元件时的退火处理中，构成钨插头构造的接点的阻挡金属的(钛)膜捕获从退火时的气氛中或者堆积的膜中产生的氢，所以退火的效果下降。

公开(公告)号：CN1941395A

公开(公告)日：2007-04-04

申请号：CN200610153475.X

申请日：2006-09-18

申请人： 三洋电机株式会社

发明人： 山口惠一 ,  甲斐诚二

IPC分类号： H01L27/146 ,  H01L21/82

CPC分类号： H01L27/14685 ,  H01L27/14627

摘要： 一种集成电路及其制造方法，其中，在半导体基板(20)上形成硅氮化膜(42)，作为第一层布线(26)和第二层布线(28)的层间绝缘膜。在摄像部(24)中，使硅氮化膜(42)的表面形成透镜形状，从而形成密集配置有凸透镜(44)的透镜阵列。在该硅氮化膜(42)的表面成膜硅氧化膜(48)。第二层Al膜形成在硅氧化膜(48)的表面上。Al膜被从透镜阵列表面等不要部分蚀刻除去，从而形成布线(28)。由此，在使用Al布线的层间绝缘膜即硅氮化膜形成微透镜阵列的集成电路中，防止Al布线的应力迁移和透镜形状的崩裂。